|
|
| pspice simulator 로 회로결선 + 결과파형 실험 중 일부만이 기재 되어있음을 밝힘(본문내용에서 확인가능) / 1.그림 6.8의 4bit even-parity generator/checker 실험회로를 결선하여라. DO, 1, 2, 3입력에 1〓H(5V)와 0〓L(0V)의 조합을 인가하고 swith sw의 on/off 상태에 따른 p와 y를 측정하여 다음 표를 완성하여라. 2. 실험순서 1의 결과를 보고 parity generator/checker의 효과를… |
|
|
|
|
|
|
|
| [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 / 디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 :1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다. 2) 방법 : `1-bit flip flop` (1) 입력이 D, Preset, Clear, Clo… |
|
|
|
|
|
|
|
| [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계 / 디지털 회로설계 1. 제목 :1-Bit Full Adder를 통한 4-Bit Full Adder 설계 2. 개요 : 1) 목적 :1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하는 방식을 익혀 계층구조를 이해하고 VHDL의 PORT MAP 사용법을 익힌다. 2) 방법 : `1-bit adder` … |
|
|
|
|
|
|
|
| [공학] VHDL 설계 언어 실습(문법적용) / ◆ logic1 1.소스 library ieee; use ieee.std_logic_1164.all; entity logic1 is port(a,b,c :in bit; y :out bit); end logic1; architecture sample of logic1 is signal w, x : bit; begin no1: process(a,b) begin if (a〓`1`) or (b〓`1`) then w `〓 `1`; else w `〓`0`; end if; end process; no2:… |
|
|
|
|
|
|
|
| ‥에 대한 반응시간이 증가함을 발견하였다. 자극의 수를 bit로 환산하고 반응시간을 그 자극조건에서의 정보량 [bit]의 함수로 나타내면 선형(즉 직선)이 되었다. 반응시간이 자극정보의 선형함수가 될 수 있지만, 그렇다고 해서 반응시간이 대안 수의 가공품이라 할 수 있는가. 즉, 반응시간은 대안의 수의 로그함수 일 것이다. 그러나 Hyman(1953)에 의하면, 정보이론에 따라서 대안의… |
|
|
|
|
|
|
|
| ‥ 입력[RA2,RA3] AN0-AN7 : 10bit A/D 컨버터 입력 포트 #include`D:￦ND_YAG￦16f877.h` #device pic16f877 〓16 adc〓10 #use delay(clock〓10000000) #zero_ram void busycheck //lcd busy check function void sendch-ar(ch-ar bf)//lcd ch-ar write function void gotoxy(int x, int y)//lcd position function void main() { ext_int_edge(0,H_TO_L);//falling edge select ena… |
|
|
|
|
|
|
|
| ‥0x00000xxx을 곱하여 비트연산 즉, 고정 8bit(00xxx001)에 대한 modulation 구현 Equalizer ADC_V 변수에 저장되는 값에 비례하여 LED가 순서대로 반응 할 수 있도록 구현 작동 원리 DAC_A DAC_B A… |
|
|
|
|
|
|
|
| ‥
line 4 : 연접 연산을 우변에 사용하였으며, 1bit 자료 세 개의 합 연산 결과가 2bit로 고정되어 얻어진다. line 5 : 모듈 종료 두 번째로 adder4모듈을 만들었다. 이 모듈은 앞에서 만든 1bit fulladd모듈을 사용하여 4bit Full Adder를 만드는 과정을 담고 있다. line 1 : adder4 라는 모듈을 선언해주고 변수를 지정해 준다. line 2 : input을 in1, in2, cin으로 한다. in1과 … |
|
|
|
|
|
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
![[공학][디지털 회로설계] 4-Bit D Flip Flop 설계](/View/[공학][디지털 회로설계] 4-Bit D Flip Flop 설계_hwp_01_.gif)
 "미리보기"){kind=small}
![[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계](/View/[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계_hwp_01_.gif)
 "미리보기"){kind=small}
![[공학] VHDL 설계 언어 실습(문법적용)](/View/[공학] VHDL 설계 언어 실습(문법적용)_hwp_01_.gif)
_hwp_01_.gif',26,'레포트','공학기술',3000) "미리보기"){kind=small}
_hwp_01_.gif)
_hwp_01_.gif',11,'레포트','공학기술',1500) "미리보기"){kind=small}
![[레이저공학] Nd-YAG실험](/View/[레이저공학] Nd-YAG실험_hwp_01_.gif)
 "미리보기"){kind=small}
 "미리보기"){kind=small}
![[공학] 디지털시스템실험 - 4Bit Adder,Subtractor를 설계](/View/[공학] 디지털시스템실험 - 4Bit Adder,Subtractor를 설계_hwp_01_.gif)
 "미리보기"){kind=small}
장바구니
