레 포 트

서평감상 +

실험과제 +

실습일지 +

기업분석 +

사업계획

시험족보 +

방송통신

학업계획 +

자기소개

면접자료

전문자료 +

서식·PPT +

표지·로고 +

Counter 레포트 공학기술 검색결과

42 건 (1/4 쪽)

상세조건 파일종류

레지스터(Register)와 카운터(Counter)

1. Register와 Counter의 정의 2. Register 3. Shift Register 4. Ripple Counter 5. Synchronous Binary Counters FileSize : 26K / 1. Register와 Counter의 정의 2. Register 3. Shift Register 4. Ripple Counter 5. Synchronous Binary Counters / 2. Register flip-flop이 trigger되는 방식은 level trigger, edge trigger, master slave 형태로 구분할 수 있는데, 클럭…

공학기술 | 3page | 1,000 원

[전자공학] N체분계수기와 10진계수기 Shift Register와 Ring Counter

[전자공학] N체분계수기와 10진계수기 Shift Register와 Ring Counter - 미리보기를 참고 바랍니다. / N체분계수기와 10진 계수기 Shift Register와 Ring Counter N체분 계수기와 10진계수기 1. 목적 1) T Flip-Flop을 P단 직렬접속한 계수기로서 보다 적은 다른 인수로 입력 주파수를 체분하는 계수에 대한 학습 2) N체분계수기의 계수(Count State)에 대한 학습…

공학기술 | 7page | 1,000 원

3 bit switch tail ring counter

3bitswitchtailringcounter(97) / 1) Ring Counter의 정의 2) NAND Gate로의 실제 회로 구성 3) D플립플롭으로의 실제 회로 구성 4) 검토 및 토의 5) 참고 문헌 / 2) NAND Gate로의 실제 회로 구성 - 사용 부품 및 기기 : Power Supply(Vcc=5V와 GND를 포함), Bread Board　　 NAND Gate(74LS00, 6개)　　　　 - 과정 : 실제 NAND Gate를 Bread Board에 인가한 후 3 bit switch ring…

공학기술 | 4page | 1,000 원

[공학][Verilog프로그래밍] 동기식 counter

[공학][Verilog프로그래밍] 동기식 counter / 1. 목적 지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함 2. 기초지식 - 여러 가지 순차회로에 대한 동작 이해 레지스터 레지스터는 n-bit 데이터를 저장하는 기억소자이다. 클럭에 동기가 되어 이루어지며 제어신호로 비동기 제어 신호인 reset, 동기 신호인 load가 있는데 동작은 이러하다 resetload CLKQi 0 x…

공학기술 | 3page | 1,200 원

창원대_전기전자회로응용실험_8.Counter

창원대_전기전자회로응용실험_8 Counter / pspice simulator로 회로결선 + 결과파형 실험 중 일부만이 기재되어있음을 밝힙니다. / 1.그림8.1의 3bit MOD-8 ripple counter(UP) 회로를 LED 구동회로와 함께 회로를 결선하여 실험을 수행하여라.(CLK: TTLOUT 1Hz). Oscilloscope를 사용하여 CLK과 출력(Q2, Q1, Q0)파형을 그려라(CLK: TTLOUT 1KHz). 2.그림8.2의 MOD-5 ripple counter(UP…

공학기술 | 6page | 1,200 원

Fifo_Gray

Gray 카운터를 이용한 Fifo 설계(verilog) / 1. fifo_gray (rtl 레벨 소스) 2. addsub_32 (rtl 레벨 소스) 3. FA (rtl 게이트 레벨 소스) 4. Bin2Gray (rtl 레벨 소스) / 1.fifo_gray (rtl 게이트 레벨 소스) `timescale 1ns / 10ps module fifo_gray(clk, push, pop, data, ready, empty, full); output ready, empty, full; input logic clk, push, pop; inout [31:0]data; …

공학기술 | 7page | 2,000 원

[공학][디지털 논리 회로] 디지털 공중전화

‥ 5 4. 구현 결과 4.1 Up Counter 7 4.1 Down Counter 8 4.3 펄스 발생기 8 4.4 GAL칩 코딩 9 4.3 Shift Register 10 5. 오류 검출 및 수정 10 6. 결론 및 느낀점 12 7. 참고 문헌 및 자료 7.1 소요 부품 13 7.2 데이터 시트 14 7.3 참고 문헌 및 사이트 16 1. Project 목적 디지털 논리회로 설계 및 실습 과목의 term project 구현 칩의 기능과 논리…

공학기술 | 16page | 3,000 원

N체분계수기와 10진계수기

N체분계수기와 10진계수기와 Shift Register와 Ring Counter에 관한 내용입니다. N체분계수기와10진계수기 / N체분 계수기와 10진계수기 1. 목적 1) T Flip-Flop을 P단 직렬접속한 계수기로서 보다 적은 다른 인수로 입력 주파수를 체분하는 계수에 대한 학습 2) N체분계수기의 계수(Count State)에 대한 학습 3) 수치부과(Weighted) BCD 10진 계수기 8421과 2421에 대한 학습 4) 842…

공학기술 | 7page | 1,000 원

디지털시스템 및 실습

디지털시스템(카운터와 시프트 레지스터) 실습을 통해 쓴 실습 보고서입니다. Counter / 1. 실습목적 가) 비동기식 카운트-업 카운터 회로 및 카운트-다운 카운터 회로를 구성하고 각각의 동작원리 및 동작특성을 확인한다. 나) 직렬입력-병렬출력 시프트 레지스터 회로를 구성하고 동작원리 및 동작특성을 확인한다. 다) 상기 관련 응용 디지털회로의 설계능력을 배양한다. 2. 실습 …

공학기술 | 9page | 1,000 원