|
|
| VHDL 실습(D-FF, JK-FF, Counter) 결과 / 디지털공학실험VHDL실습(D-FF,JK-FF,Counter) 결과 보고서 ※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 순서입니다. D-FF 입력 CLK ↑(상승) ↑(상승) ↓(하강) ↓(하강) D 0 1 0 1 출력 Q 0 1 유지 유지 ☞ D-FF은 어떠한 CLK이 작용하였을 때, 입력이 그대로 출력이 되는 플립플롭이다. 여기에서는 CLK이 상승에지일… |
|
|
|
|
|
|
|
| VHDL 실습 (D-FF, JK-FF, 8-bit counter) 예비 / 디지털공학실험VHDL 실습(D-FF, JK-FF, 8-bit counter) 예비보고서 가. D 플립플롭 D 플립플롭은 입력 데이터를 출력에 단순히 전달하는 플립플롭으로 중요한 기능은 클럭 펄스 CP에 따라 동기 되어 전달된다는 점이다. 즉 입력 데이터를 변경하더라도 출력은 바로 바뀌지 않으며 CP가 ‘H`가 되는 시점에 변경된다. D 플립플롭의 구성은 … |
|
|
|
|
|
|
|
| 디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2 / 디지털 회로 실험 및 설계 강의에서 쓴 실험 보고서 입니다. 이걸로 이번 강의 에이쁠 맞았습니다. 같이 화이팅해요! / 1. 회로도 2. 이론값 3. 실험결과 4. 결과분석 / |
|
|
|
|
|
|
|
| ‥ 디멀티플렉서의 회로 구성과 동작을 실험한다. ③ JK F.F를 이용하여 동기/비동기 카운터를 실험하고 이해한다. 2. 관련이론 ∙ 멀티플렉서 - 멀티플렉서(MUX : MUltipleXer)는 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로이다. 이러한 특징 때문에 데이터 선택기나 채널 선택기라고도 한다. - 위 그림은 4입력 멀티플렉서의 기호이다. 이 멀티플렉서는 4개의… |
|
|
|
|
|
|
|
| 디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2 / 디지털 회로 실험 및 설계 강의에서 쓴 실험 보고서 입니다. 이걸로 이번 강의 에이쁠 맞았습니다. 같이 화이팅해요! / 1. 회로도 2. 이론값 3. 실험결과 4. 결과분석 / |
|
|
|
|
|
|
|
| 디지털 회로 실험 및 설계 강의에서 쓴 실험 보고서 입니다. 이걸로 이번 강의 에이쁠 맞았습니다. 같이 화이팅해요! / 1. 실험목표 2. 관련이론 3. 데이터 시트 4. PSpice 시뮬레이션 / 1. 실험목표 ① D 플립플롭의 회로 구성과 동작을 실험한다. ② JK 플립플롭의 회로 구성과 동작을 실험한다. ③ T 플립플롭의 회로 구성과 동작을 실험한다. 2. 관련이론 ⚫D 플립플롭 - … |
|
|
|
|
|
|
|
| A+받은 플립플롭 회로(flip-flop, JK, SR) 결과보고서 / 입력 R 0 0 1 1 그림 1 NOR 게이트를 이용한 RS flip-flop 출력 S 0 1 0 1 1 0 0 1 표 1 진리표 그림 1은 두 개의 NOR 게이트로 구성된 RS flip-flop 회로를 나타낸다. 각 NOR 게이트 출력이 다른 NOR 게이트 입력으로 서로 연결된 구조를 갖고 있다. 이 회로는 다음과 같이 동작한다. 먼저 R〓0, S〓1인 경우를 생각하면… |
|
|
|
|
|
|
|
| 결과보고서 JK및 T플립플롭 전자공학 보고서 / 1. 실험 결과&사진(실험했던 내용) 2. 결론(실험결과에 대한 설명) 3. 검토사항 및 논의 작성 / 1. 실험 결과&사진(실험했던 내용) 실험 과정 실험결과(F) 실험사진-1 사용한 J입력: 0/ 사용한 K입력: 0 2. 결론(실험결과에 대한 설명) 3. 검토사항 및 논의 작성 [고찰] 이번 실험을 J, K 플립플롭에서 PRE와 CLR에 대해 알아보는 실험이… |
|
|
|
|
|
|
|
| A+받은 카운터(계수기,COUNTER) 회로 예비보고서 / 실험 11. 계수기 회로 1. 실험목적 (1) JK flip-flop의 토글 동작을 이해한다. (2) 계수기의 기본 원리를 이해한다. (3) JK flip-flop을 이용한 계수기 회로의 동작을 이해한다. 2. 실험 이론 계수기는 입력되는 클럭의 수를 세어 출력으로 보내는 디지털 회로이다. 이는 Counter라고도 한다. 계수기를 구성할 때 flip-flop을 사용하여 … |
|
|
|
|
|
|
|
| A+받은 카운터(계수기,COUNTER) 회로 결과보고서 / 실험 12. 계수기 회로 1. 실험 장비 ① 신호(함수) 발생기 ② 직류 전원 장치 ③ 오실로스코프 ④ 프로브 ⑤ 브레드 보드 ⑥ 연결도선 ⑦ BNC 코넥터-악어클립 케이블 ⑧ JK flip-flop (HD74LS76AP) 2. 실험 내용 및 방법 계수기는 입력되는 클럭의 수를 세는 디지털 회로이다. 계수기를 구성하는 회로는 flip-flop인데, N개 의 flip-fl… |
|
|
|
|
|
 결과_pdf_01_.gif)
 결과_pdf_01_.gif',9,'실험과제','전기전자',1500) "미리보기"){kind=small}
 예비_pdf_01_.gif)
 예비_pdf_01_.gif',5,'실험과제','전기전자',1000) "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 결과보고서_pdf_01_.gif)
 결과보고서_pdf_01_.gif',6,'실험과제','전기전자',800) "미리보기"){kind=small}
 "미리보기"){kind=small}
 회로 예비보고서_pdf_01_.gif)
 회로 예비보고서_pdf_01_.gif',5,'실험과제','전기전자',800) "미리보기"){kind=small}
 회로 결과보고서_pdf_01_.gif)
 회로 결과보고서_pdf_01_.gif',5,'실험과제','전기전자',800) "미리보기"){kind=small}
장바구니
