|
|
| ‥. 순차 회로를 디자인 하기 위해서는 Finite State Machine(FSM) 기법이 사용된다. FSM은 primitive internal memory를 갖고 있는 추상적인 모델로서 유한개의 state와 이 state 사이의 transition과 action으로 구성되어 있다. FSM을 디자인 하는 방법으로는 대표적으로 Mealy state machine과 Moore state machine의 두 가지 방법이 있다. -FSM의 예 2. Background 1. FSM FSM … |
|
|
|
|
|
|
|
| 세계의 테마 국내외 건축 사례 / 국외 : 엠파이어스테이트빌딩 국내 : 경복궁 국외-엠파이어스테이트빌딩 [Empire State Building] 기초적 설명1 엠파이어 스테이트 빌딩은 20세기 미국 문명을 상징하는… |
|
|
|
|
|
|
|
| ‥ 입력 정보의 Hamming weight State 0은 initial state와 final state로 분리하고 state 0의 self-loop는 삭제하여 나타냄. 나. Generating function State 0와 state 0 사이에 있을 수 있는 모든 경로… |
|
|
|
|
|
|
|
| ‥n 위에서 정리한 parameter 값들을 대입하여 State-space를 포함한 LQR 제어기를 갖는 시스템을 구성하기 위해 module의 parameter 값들을 대입하여 state-space model 행렬을 구하였다. state-space 행렬 Matlab을 이용하여 State-space model 행렬값을 구하고, lqr함수를 이용하여 최적의 궤환이득인 k값을 구하였다. 최적의 궤환 이득 K State-space 회로 구성 앞서 구한 최적 … |
|
|
|
|
|
|
|
| 1. Entity 2. Architecture 3. Component Instantiation 4. Configuration 5. Concurrent Statement 6. Sequential Statement 7. Delay Modeling 8. Operator 9. Block & Scope Rule 10. Attribute FileSize : 80K / 1. Entity 2. Architecture 3. Component Instantiation 4. Configuration 5. Concurrent Statement 6. Sequential Statement 7. Delay Modeling 8. Operat… |
|
|
|
|
|
|
|
| 객체지향 모델링 (uml 객체지향 모델링 ) / 목차 1.Problem Statement 2.시스템 구성도 3.Requirements Analysis 4. UML Diagram 4.1 Use Case Diagram (사용 사례도) 4.1.1자동 증명서 발급기의 Actor와 Use Case 관계분석 4.1.2 Actor과 Use Case 간의 표기 4.1.3 자동 증명 발급기의 Use Case Diagram 4.2 Class Diagram (클래스도) 4.2.1 ‘자동 증명서류 발급기 시스템’에 대한 적… |
|
|
|
|
|
|
|
| [공학]디지털시스템설계 - 신호등 설계 / Design Object Design a practical Traffic Light Controller using Traffic Lights Module on HBE-COMBO II Kit Diagram The state of Kit according to Light_direction Traffic signal cycle emergency state VFD, DOT, LED, 7SEG Modified Code `top_traffic.vhd` entitytop_traffic is port ( iMclk : in std_logic; i… |
|
|
|
|
|
|
|
| ‥ 처음으로 되돌아가는 프로그램을 설계한다. 2. State Diagram mealy 형태를 이용하여 state diagram을 그렸다. a, b, c, d, e, f, g, h는 detector을 위한 mealy이고, option의 조건을 만족시키기 위해 STOP과 WORK로 state를 또 나누어 동작하도록 설계하였다. 3. 결과 예측 input을 다음과 같이 주었을 때, detect한 output은 다음과 같을 것이다. 이는 뒤에서 두 번째 111을 detec… |
|
|
|
|
|
|
|
| VHDL 일반적인 메뉴얼입니다. VHDL에관하여 / 1. Entity 2. Architecture 3. Component Instantiation 4. Configuration 5. Concurrent Statement 6. Sequential Statement 7. Delay Modeling 8. Operator 9. Block & Scope Rule 10. Attribute / (4) Concurrent Assert문과 Procedure Call 이는 병행문 수행 환경에서 Assert문을 사용하거나 Procedure Call 을 사용하는 방법을 말한… |
|
|
|
|
|
![[공학][디지털 회로설계] Moore , Mealy Type Finite State Machine](/View/[공학][디지털 회로설계] Moore , Mealy Type Finite State Machine_hwp_01_.gif)
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
![[공학] 자동제어실험 - flexible link](/View/[공학] 자동제어실험 - flexible link_hwp_01_.gif)
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
![[공학]디지털시스템설계 - 신호등 설계](/View/[공학]디지털시스템설계 - 신호등 설계_hwp_01_.gif)
 "미리보기"){kind=small}
![[공학,기술]고급디지털 회로설계 - 111 DETECTOR 설계](/View/[공학,기술]고급디지털 회로설계 - 111 DETECTOR 설계_hwp_01_.gif)
 "미리보기"){kind=small}
 "미리보기"){kind=small}
장바구니
