¢¹Â÷·Ê
1. ¸Þ¸ð¸®ÀÇ Á¤ÀÇ
2. ¸Þ¸ð¸®ÀÇ µ¿ÀÛ
¡Ü Address bus¿Í data bus
¡Ü ¸Þ¸ð¸®ÀÇ ÁÖ¼Ò
3. ¸Þ¸ð¸®ÀÇ ¼º´É Ç¥½Ã
¡Ü Access Time (tAC)
¡Ü Cycle Time (tCLK)
4. Memory Package ÇüÅÂ»ó ±¸ºÐ
¡Ü Simm°ú DIMM
1)SIMM
¨ç 30ÇÉ SIMM
¨è 72ÇÉ SIMM
2) DIMM
168ÇÉ DIMM
5. Memory ChipÀÇ ºÐ·ù
¡Ü RAM (Random Access Memory)
1) SRAM(Static Ram)
- SRAMÀÇ Á¾·ù
2) DRAM(Dynamic RAM)
- DRAMÀÇ µ¿ÀÛ¿¡ µû¸¥ ºÐ·ù
¡Ü ROM (Read Only Memory)
- ROMÀÇ Á¾·ù
6. MemoryÀÇ µ¿ÀÛ¿ø¸®
1) Address bus¿Í Address
2) ¸Þ¸ð¸® ³»ºÎ µ¿ÀÛ
3) ´ë±â»óÅ (Wait State)
4) ¸Þ¸ð¸® ŸÀ̹Ö
5) FIFO(First-in-First-Out)
6) Æи®Æ¼¿Í ECC
7) ij½Ã ¸Þ¸ð¸®
8) °í¼Ó ¸Þ¸ð¸®
1. MemoryÀÇ Á¤ÀÇ
¸Þ¸ð¸®´Â µ¥ÀÌÅ͸¦ ±â¾ïÇÏ´Â ÀåÄ¡·Î¼ ¹ÝµµÃ¼ ĨÀº Å©°Ô ¸Þ¸ð¸®ºÐ¾ß¿Í ºñ ¸Þ¸ð¸® ºÐ¾ß·Î ³ª´¶´Ù. ¸Þ¸ð¸® ºÐ¾ß¿¡¼ ´ëÇ¥ÀûÀÎ °ÍÀº DRAMÀ¸·Î¼ ´ë·®»ý»êÀ» ÅëÇÑ ¿ø°¡Àý°¨À¸·Î »ó´ëÀûÀ¸·Î °¡°ÝÀÌ ½Î¸é¼µµ ¹ü¿ëÀ¸·Î »ç¿ëÇÒ ¼ö Àִ ĨÀÌ¸ç ºñ ¸Þ¸ð¸® ºÐ¾ß´Â ASICÀ¸·Î ¿øÇÏ´Â ±â´É¸¸À» Áý¾î³Ö¾î¼ Ưº°ÇÑ ÇÁ·Î¼¼¼¸¦ ¸¸µå´Â °ÍÀ¸·Î ´ëÇ¥ÀûÀÎ ¿¹°¡ CPUÀÌ´Ù.
¸Þ¸ð¡¦(»ý·«)
|
¼ ºÒ·¯µé¿© »ç¿ëÇÑ´Ù. ÇÁ·Î¼¼¼´Â ¸Þ¸ð¸®¿¡ ÁÖ¼Ò(address)¸¦ ¹èÁ¤ÇÑ ´ÙÀ½ ±× ÁÖ¼Ò¿¡ µû¶ó¼ data¸¦ ÀúÀåÇϰųª ÀúÀåÇÑ data¸¦ ºÒ·¯µéÀδÙ. ÇÁ·Î¼¼¼¿Í ¸Þ¸ð¸®´Â bus(¹°¸®ÀûÀÎ ¹è¼±ÀÇ ÁýÇÕ)·Î ¿¬°áµÇ¾î ÀÖ´Ù.
ÀÌ ¹ö½º´Â ÁÖ¼Ò ¹ö½º(address bus)¿Í ÀÚ·á ¹ö½º(data bus)·Î ±¸¼ºµÇ¾î Àִµ¥, ÁÖ¼Ò ¹ö½º¸¦ ÅëÇÏ¿© ÇÁ·Î¼¼¼´Â ¸Þ¸ð¸®¿¡ Á¢¼ÓÇϸç ÀÚ·á ¹ö½º¸¦ ÅëÇÏ¿© data¸¦ Àü¼ÛÇÑ´Ù.
¡Ü ¸Þ¸ð¸®ÀÇ ÁÖ¼Ò
¸Þ¸ð¸®´Â Á¤º¸¸¦ ÀúÀå(write)Çϱâ À§ÇÏ¿© ±×¸®°í ÀúÀåµÈ Á¤º¸¸¦ Àбâ(read) À§ÇÏ¿© ¹ÙµÏÆÇ°ú °°ÀÌ ¿(raw, °¡·Î ÁÙ)°ú Çà(column, ¼¼·Î ÁÙ)À¸·Î ±¸¼ºµÈ matrix(Çà·Ä) ±¸Á¶ÀÇ ÁÖ¼Ò(address)¸¦ °¡Áö°í ÀÖ´Ù. ÇÁ·Î¼¼¼°¡ ¸Þ¸ð¸®¿¡ ÀÖ´Â Á¤º¸¸¦ Àаųª ¸Þ¸ð¸®¿¡ Á¤º¸¸¦ ±â·ÏÇÒ ¶§´Â ¸ÕÀú °¡·ÎÁÙ¿¡ ½ÅÈ£(RAS, Row Address Strobe)¸¦ º¸³»°í ³ª¼ ¼¼·ÎÁÙ¿¡ ½ÅÈ£(CAS, Column Address Strobe)¸¦ º¸³»¾î ÁÖ¼Ò¸¦ È®ÀÎÇÑ´Ù. ¾î¶² ÁÖ¼Ò¿¡ ÀÚ·á°¡ µé¾î ÀÖ´ÂÁö ¾Æ´Ï¸é ºñ¾î ÀÖ´ÂÁö´Â CAS°¡ ´ã´çÇϸç CAS½ÅÈ£°¡ ¾ø¾îÁö¸é ±× ÁÖ¼Ò¿¡ ´Ù½Ã »õ·Î¿î Á¤º¸¸¦ ÀúÀåÇÑ´Ù.
3. ¸Þ¸ð¸®ÀÇ ¼º´É Ç¥½Ã
¡Ü Access Time (tAC)
RAMÀÇ ¼º´ÉÀ» ÃøÁ¤ÇÏ´Â ±âÁØ Áß¿¡¼ access time(È£Ã⠽ð£)ÀÌ Àִµ¥, ÀÌ°ÍÀº ÇÁ·Î¼¼¼°¡ ¸Þ¸ð¸®ÀÇ Æ¯Á¤ ÁÖ¼Ò¿¡ µé¾îÀÖ´Â ÀڷḦ È£ÃâÇϵµ·Ï ¸í·ÉÀ» ³»¸®°í ±× ¸í·ÉÀÌ ½ÇÇàµÇ¸é¼ºÎÅÍ ÀÚ·á°¡ ½ÇÁ¦·Î ÇÁ·Î¼¼¼¿¡ µµ´ÞÇϱâ±îÁö¿¡ ¼ÒºñµÇ´Â Ãѽð£À» ³ªÅ¸³½´Ù. ÃʱâÀÇ ¸Þ¸ð¸®´Â ¼Óµµ°¡ ´À·Á¼ access timeÀÌ 100-120ns(nano second, 1/1,000,000,000 ÃÊ)¿¡ ºÒ°úÇÏ¿´À¸³ª EDO RAMÀº 40-70ns, ÇöÀçÀÇ SDRAMÀº 6-10 ns·Î Àü º¸´Ù ¸¹ÀÌ »¡¶óÁ³´Ù. ÀÎÅÚÀÌ ±ÇÀåÇÏ´Â PC-100 SDRAMÀÇ access timeÀº 6 ns ÀÌÇÏÀÌ´Ù.
¡Ü Cycle Time (tCLK)
RAMÀÇ ¼º´ÉÀ» ³ªÅ¸³»´Â ¶Ç ´Ù¸¥ ±âÁØÀ¸·Î cycl