본문/내용
1. 면접 가이드
가. HBM RTL Design 직무 핵심 역량 및 기술 파악
SK하이닉스의 Tech R&D 조직 내 HBM Digital Design(RTL design) 직무는 차세대 초고속 메모리 인터페이스의 핵심인 HBM(High Bandwidth Memory) 컨트롤러, PHY, 내부 논리 회로 및 DFI(DRAM Interface) 로직을 설계하는 중책을 맡고 있으며, 단순히 구동 가능한 Verilog 코드를 작성하는 수준을 넘어 Setup/Hold time margin을 극대화하고 CDC(Clock Domain Crossing) 이슈를 완벽히 해결하는 정교한 RTL 코딩 능력을 필요로 하고 있습니다. 특히 고주파 동작 환경에서 발 생할 수 있는 Metastability 현상을 방지하기 위해 Multi-stage Synchronizer, Gray Code 기반 Async FIFO, Handshake 프로토콜을 적재적소에 설계할 수 있는 역량이 필수적이며, Synthesis 단계에서 콤비네이션 로직의 Depth를 줄이고 Pipelining 기술을 통해 Target Frequency를 달성하는 Timing-aware RTL 설계 전략을 완벽히 숙지하고 계셔야 합니다. 또한 HBM 아키텍처는 Pseudo-Channel 구조, AXI/IEEE 1500 기반의 테스트 로직, BIST(Built-In Self-Test), P
...