[SK하이닉스] Talent hy-way 신입 채용 지원서 Tech R D 설계(2026년 6월 자기소개서 및 면접자료(15선)

[SK하이닉스] Talent hy-way 신입 채용 지원서Tech R&D–설계(2026년 6월 신입) 자기소개서 및 면접자료(15선)
[경험기술서] AI 활용 경험 기술
[기간] 2025.03 ~ 2026.02[경험] 생성형 AI 모델 기반 고속 저전력 SRAM Netlist 파라미터 최적화 및 회로 자동 검증 프레임워크 구축[역할] 오픈소스 AI 응용 파이썬 스크립트 설계, 회로 시뮬레이터(SPICE) 연동 루프 구현 및 데이터 가공반도체 미세 공정이 심화됨에 따라 소자 파라미터의 변동성이 증가하고, 최적의 회로 마진을 확보하기 위한 설계 반복 횟수가 급증하고 있습니다. 특히 Tech R&D 설계 직무에서 타이밍 마진과 소모 전력의 트레이드오프 관계를 수동으로 튜닝하는 것은 막대한 시간적 비용을 발생시킵니다. 저는 이러한 한계를 극복하고자 대학원 집적회로 설계 연구 프레임워크 내에서 LLM 및 베이지안 최적화 알고리즘 기반의 AI 에이전트를 도입하여, 메모리 주변 회로(Peripheral Circuit) 설계 프로세스를 자동화하는 프로젝트를 수행했습니다.당시 주요 과제는 소형화된 공정 노드에서 센스 앰프(Sense Amplifier)와 라이트 드라이버(Write Driver)의 지연 시간(Delay)을 최소화하면서도 동적 전력 소모를 기존 대비 15% 이…
[경험기술서] 직무 경험 기술
[기간] 2024.09 ~ 2025.02[경험] 고속 데이터 전송을 위한 차세대 저전력 대역폭 인터페이스 회로 설계 및 IC 레이아웃 프로젝트[역할] 송수신단(TX/RX) 이퀄라이저 회로 토폴로지 설계, 전원 무결성(PI) 시뮬레이션 및 포스트 레이아웃 검증AI 및 빅데이터의 폭발적인 성장으로 인해 메모리 반도체는 고대역폭(High Bandwidth)과 초고속 데이터 전송 속도를 동시에 요구받고 있습니다. 이에 따라 신호 무결성(Signal Integrity) 저하와 전력 소모 문제를 해결하기 위한 고도의 회로 설