[면접 합격 자료] 쎄트렉아이 HW-전자 및 FPGA 로직 우수 예문 질문 답변

1.본인의 성격의 장단점에 대해 말씀해 주세요.

제 성격의 강점은 문제를 체계적으로 분석하고 타임라인을 구성하는 능력입니다. FPGA 설계 프로젝트에서 특정 회로의 타이밍 이슈가 반복적으로 발생할 때, 회로도와 플로우를 재구성하고 특정 시나리오에서의 피크 메모리 사용량을 수치로 예측하여 2주 만에 15%의 절감 효과를 얻은 경험이 있습니다. 또한 협업에서의 신속한 의사소통이 강점인데, 주간 회의에서 각 팀원의 진행 상태를 도식화한 리포트를 제공하고, 이슈를 24시간 내에 분류우선순위화하여 3일 이내 해결로 연결한 사례가 다수 있습니다. 반면 완벽주의적 성향으로 인해 초기 정의 단계에서 지나치게 세부에 매몰되는 경향이 있어, 일정 관리에 영향을 준 적이 있습니다. 이를 보완하기 위해 마일스톤 기반의 체크리스트를 도입하고, 매주 1회는 목표 달성 여부를 수치로 검증하는 루틴을 채택했습니다. 실무에서 구체적으로는 AXI 인터커넥트의 대역폭 사용률을 70% 수준에서 42%까지 줄인 사례, 병목 구간에서의 플롭 수를 1.8배 감소시키고 파이프라인 깊이를 2단계 증가시켜 처리량을 1.7배 증가시킨 사례가 있습니다. 또, 테스트 자동화 도구를 도…