¸ñÂ÷/Â÷·Ê
1. °¡¿ÂĨ½º Áö¿øµ¿±â¿Í SoC Design Á÷¹« ÀÌÇØµµ
2. RTL ¼³°è °æÇè ¹× »ç¿ë ¾ð¾î(Verilog/SystemVerilog) ¼÷·Ãµµ
3. SoC ¾ÆÅ°ÅØÃ³ ¼³°è ½Ã °¡Àå Áß¿äÇÑ ¿ä¼Ò´Â ¹«¾ùÀΰ¡
4. ÀÎÅÍÆäÀ̽º(AXIAHBAPB µî) ÀÌÇØµµ¿Í Àû¿ë °æÇè
5. Timing Closure °æÇè ¹× STA ÀÌÇØµµ
6. Low Power ¼³°è °æÇè ¹× ÀÌÇØµµ
7. Verification Àü·« ¹× Testbench ÀÛ¼º °æÇè
8. FPGA ÇÁ·ÎÅäŸÀÌÇÎ ¶Ç´Â ¿¡¹Ä·¹ÀÌ¼Ç °æÇè
9. Clock/Reset ¼³°è ½Ã °í·ÁÇØ¾ß ÇÒ »çÇ×
10. ChipletAI °¡¼Ó±â°í¼º´É SoC Æ®·»µå ÀÌÇØµµ
11. SoC ¼³°è °úÁ¤¿¡¼ ¹®Á¦¸¦ ÇØ°áÇÑ °æÇè
12. ¼³°è ÀÚµ¿È(EDA Tool) °æÇè ¹× È°¿ë ´É·Â
13. Çù¾÷ °æÇè(¹é¿£µåDV¾ÆÅ°ÅØÃ³ ÆÀ°úÀÇ Çù¾÷ ¹æ½Ä)
14. ¼ÒÀÚ(Process Node) º¯È¿¡ µû¸¥ ¼³°è °üÁ¡ º¯È ÀÌÇØµµ
15. ÀÔ»ç ÈÄ 3³â5³â ¼ºÀå ¸ñÇ¥¿Í ±â¼úÀû ·Î
...
º»¹®/³»¿ë
1. °¡¿ÂĨ½º Áö¿øµ¿±â¿Í SoC Design Á÷¹« ÀÌÇØµµ
°¡¿ÂĨ½º´Â »ï¼º ÆÄ¿îµå¸® ¾ó¶óÀ̾𽺷μ ½Ã½ºÅ۹ݵµÃ¼ SoC ¼³°è, DFT, Verification, ¾ç»ê ´ëÀÀ±îÁö Àüü ¹ë·ùüÀÎÀ» °®Ãá ±¹³» ´ëÇ¥ÀûÀÎ ÆÕ¸®½ºASIC µðÀÚÀÎ Àü¹® ±â¾÷ÀÔ´Ï´Ù. ƯÈ÷ AI ¹ÝµµÃ¼, Â÷·®¿ë SoC, IoT, °í½Å·Ú¼º »ê¾÷¿ë SoC µî ´Ù¾çÇÑ °í°´ ¿ä±¸¿¡ µû¶ó ¸ÂÃãÇü ĨÀ» Á÷Á¢ °³¹ßÇÏ´Â ¿ª·®ÀÌ ¶Ù¾î³ª¸ç, ÀÌ´Â ¼³°èÀÚ°¡ ´Ù¾çÇÑ IPÀÎÅÍÆäÀ̽º°øÁ¤ ±â¼úÀ» Á¢ÇÏ¸ç ¼ºÀåÇÒ ¼ö ÀÖ´Â ÃÖÀûÀÇ È¯°æÀ̶ó°í ÆÇ´ÜÇß½À´Ï´Ù.
SoC ¼³°è´Â ´Ü¼øÈ÷ RTL Äڵ带 ÀÛ¼ºÇÏ´Â °ÍÀÌ ¾Æ´Ï¶ó
• ½Ã½ºÅÛ ·¹º§ ¾ÆÅ°ÅØÃ³ Á¤ÀÇ
• ÀÎÅÍÆäÀ̽º ¿¬°á ¹× ÅëÇÕ
• IP Ä¿½ºÅ͸¶ÀÌ¡
• Low Power Àü·« Àû¿ë
• Timing/Area/Power Trade-off
• Verification ´ëÀÀ
• Back-end Çù¾÷ ¹× ECO ´ëÀÀ
±îÁö Æ÷ÇÔµÈ ÃÑüÀû ½Ã½ºÅÛ ¼³°è ¿ªÇÒÀÔ´Ï´Ù.
Àú´Â ÇкΠ¹× ÇÁ·ÎÁ§Æ® °úÁ¤¿¡¼ RTL ¼³°è, ÀÎÅÍÆäÀ̽º ¼³°è, ŸÀÌ¹Ö ºÐ¼®, FPGA ±¸Çö µîÀ» °æÇèÇϸç SoC ¼³°è°¡ Á¦ ±â¼úÀû ¼ºÇâ°ú °¡Àå Àß ¸Â´Â´Ù´Â È®½ÅÀ» °®°Ô µÇ¾ú°í, À̸¦ ½ÇÁ¦ »ê¾÷¿¡¼ ¼ºÀå½Ãų ¼ö ÀÖ´Â ±â¾÷ÀÌ °¡¿ÂĨ½º¶ó°í ÆÇ´ÜÇØ Áö¿øÇß½À´Ï´Ù.
¡¦(»ý·«)