º»¹®/³»¿ë
1.Áö¿ø µ¿±â
Çѱ¹ÀüÀÚ±â¼ú¿¬±¸¿ø SoC Ç÷§Æû¿¡ Áö¿øÇÏ°Ô µÈ ÀÌÀ¯´Â ¹ÝµµÃ¼ ¹× ½Ã½ºÅÛ ¹ÝµµÃ¼ ºÐ¾ß¿¡¼ÀÇ Çõ½ÅÀûÀÎ ±â¼ú °³¹ß¿¡ ±â¿©ÇÏ°í ½Í±â ¶§¹®ÀÔ´Ï´Ù. ÃÖ±Ù ¸î ³â µ¿¾È ½Ã½ºÅÛ ¹ÝµµÃ¼ÀÇ Á߿伺ÀÌ ³¯·Î Áõ°¡Çϰí ÀÖÀ¸¸ç, ÀÌ·¯ÇÑ º¯È¿¡ ¹ß¸ÂÃß¾î °í¼º´É ¹× ÀúÀü·Â SoC ¼Ö·ç¼ÇÀÇ Çʿ伺ÀÌ ´õ¿í Àý½ÇÇØÁö°í ÀÖ½À´Ï´Ù. ÀÌ·¯ÇÑ È¯°æ¿¡¼ Çѱ¹ÀüÀÚ±â¼ú¿¬±¸¿øÀÌ ÀÌ·ç°í ÀÖ´Â ¿¬±¸¿Í °³¹ßÀÇ ¹æÇ⼺ÀÌ Á¦ ¿¸Á°ú Àß ¸Â¾Æ¶³¾îÁø´Ù°í »ý°¢ÇÕ´Ï´Ù. ÀüÀÚ°øÇÐÀ» Àü°øÇÏ´Â °úÁ¤¿¡¼ ¹ÝµµÃ¼ ȸ·Î ¼³°è¿Í ½Åȣó¸® ±â¼úÀ» ±íÀÌ ÀÖ°Ô ÇнÀÇÏ¿´°í, ½Ç½ÀÀ» ÅëÇØ ÀÌ·ÐÀ» ½ÇÁ¦¿¡ Àû¿ëÇÏ´Â ´É·ÂÀ» Ű¿ü½À´Ï´Ù. ƯÈ÷, ´Ù¾çÇÑ ÇÁ·ÎÁ§Æ®¸¦ ÅëÇØ SoC ¼³°è¿¡ ´ëÇÑ ÀÌÇØµµ¸¦ ³ô¿´°í, VLSI ¼³°è ¹× FPGA Ȱ¿ë °æÇèÀ» ½×À¸¸é¼ ½ÇÁúÀûÀÎ ¹®Á¦¸¦ ÇØ°áÇÏ´Â µ¥ ÇÊ¿äÇÑ ±â¼úÀû ¿ª·®À» °®Ãß¾ú½À´Ï´Ù. ÀÌ·¯ÇÑ °æÇèµéÀº ½Ã½ºÅÛ ¹ÝµµÃ¼ÀÇ º¹ÀâÇÑ ¼³°è ¹× °³¹ß °úÁ¤¿¡¼ ¹ß»ýÇÒ ¼ö ÀÖ´Â ¿©·¯ °¡Áö µµÀü¿¡ È¿°úÀûÀ¸·Î ´ëÀÀÇÒ ¼ö ÀÖ´Â ±â¹ÝÀÌ µË´Ï´Ù. Çѱ¹ÀüÀÚ±â¼ú¿¬±¸¿øÀÇ Çõ½ÅÀûÀÎ ¿¬±¸ÆÀ¿¡ ÇÕ·ùÇÏ°Ô µÈ´Ù¸é, Ãֽбâ¼ú µ¿Çâ¿¡ ´ëÇÑ Áö¼ÓÀûÀÎ ÇнÀ°ú ¾ÆÀ̵ð¾î¸¦ Á¢¸ñ½ÃÄÑ ¹ßÀüÀûÀÎ °á°ú¸¦ âÃâÇÒ ¼ö ÀÖÀ» °ÍÀÔ´Ï¡¦(»ý·«)