º»¹®/³»¿ë
1.Áö¿ø µ¿±â
¹ÝµµÃ¼ ºÐ¾ß´Â ±â¼úÀÇ ÃÖÀü¼±¿¡¼ Çõ½ÅÀ» À̲ô´Â Áß¿äÇÑ »ê¾÷À¸·Î, ±× Áß¿¡¼µµ SoC ¼³°è´Â ´Ù¾çÇÑ ±â±â¿¡ ÇʼöÀûÀÎ ¿ªÇÒÀ» Çϰí ÀÖ½À´Ï´Ù. SoC´Â ¿©·¯ ±â´ÉÀÌ ÅëÇÕµÈ Ä¨À¸·Î, ¼º´É°ú Àü·Â È¿À²¼ºÀ» ±Ø´ëÈÇÏ´Â °ÍÀÌ ¼º°øÀÇ ¿¼èÀÔ´Ï´Ù. ÀÌ·¯ÇÑ Á¡¿¡¼ SoC RTL Engineer·Î¼ÀÇ ¿ªÇÒÀº ÀǹÌÀÖ°í µµÀüÀûÀ̶ó°í »ý°¢ÇÕ´Ï´Ù. ´ëÇб³¿¡¼ ÀüÀÚ°øÇÐÀ» Àü°øÇÏ¸é¼ ¹ÝµµÃ¼ ¼³°èÀÇ ±âÃʸ¦ ´ÙÁ³°í, ¿©·¯ °³¹ß ÇÁ·ÎÁ§Æ®¿Í ½Ç½ÀÀ» ÅëÇØ ½ÇÁ¦ SoC ¼³°è °úÁ¤À» °æÇèÇÒ ¼ö ÀÖ¾ú½À´Ï´Ù. ƯÈ÷ µðÁöÅРȸ·Î ¼³°è¿Í RTL ¼³°è¿¡ ´ëÇÑ ±íÀÌ ÀÖ´Â ÀÌÇØ¸¦ °®Ãß±â À§ÇØ ¿Á¤À» °¡Áö°í ÇнÀÇØ¿Ô½À´Ï´Ù. VHDL°ú Verilog °°Àº Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ Ȱ¿ëÇÏ¿© ´Ù¾çÇÑ ´ëÇü ÇÁ·ÎÁ§Æ®¿¡¼ RTL ¼³°è¸¦ ÁøÇàÇÏ¸ç ³í¸® ȸ·ÎÀÇ ÃÖÀûÈ¿Í °ËÁõ °úÁ¤¿¡ ÁýÁßÇÏ¿´½À´Ï´Ù. ÀÌ °úÁ¤¿¡¼ ÆÀ¿øµé°úÀÇ Çù¾÷À» ÅëÇØ ¹®Á¦¸¦ ÇØ°áÇÏ´Â ´É·ÂÀ» Ű¿ü°í, °³º°ÀûÀÎ ±â¼ú ½Àµæ»Ó¸¸ ¾Æ´Ï¶ó ÆÀ¿öÅ©ÀÇ Á߿伺µµ ±ú´Þ¾Ò½À´Ï´Ù. »ê¾÷ü ÀÎÅÏ °æÇèÀº Á¦ ¿¬±¸¿Í ÇнÀÀ» ´õ¿í È¿°úÀûÀ¸·Î ¹ßÀü½ÃÄ×½À´Ï´Ù. ÀÎÅϽÊÀ» ÅëÇØ ½ÇÁ¦ SoC ¼³°è ÇÁ·Î¼¼½º¿Í ASIC ¼³°è È帧À» ÀÍÇûÀ¸¸ç, »ó±Þ ¿£Áö´Ï¾î¿ÍÀÇ Çù¾÷À» ÅëÇØ ÇÁ·ÎÁ§Æ®ÀÇ ¿ä±¸¡¦(»ý·«)