º»¹®/³»¿ë
1.Áö¿ø µ¿±â
¹ÝµµÃ¼ ¼³°è¿Í ½Ã½ºÅÛ ¿Â Ĩ(SoC) ºÐ¾ß´Â Áö¼ÓÀûÀ¸·Î ¹ßÀüÇϰí ÀÖÀ¸¸ç, À̸¦ ÅëÇØ ´Ù¾çÇÑ Çõ½ÅÀûÀÎ Á¦Ç°°ú ¼ºñ½º°¡ ź»ýÇϰí ÀÖ½À´Ï´Ù. ÀÌ·¯ÇÑ ±â¼úÀû Áøº¸´Â ³ª¿¡°Ô ±íÀº Èï¹Ì¿Í ¿Á¤À» ºÒ·¯ÀÏÀ¸Ä×À¸¸ç, SoC-SoC RTL °³¹ß ¿£Áö´Ï¾î·Î¼ ¿ª·®À» ÃÖ´ëÇÑ ¹ßÈÖÇÏ°í ½Í½À´Ï´Ù. ´ëÇп¡¼ ÀüÀÚ°øÇÐÀ» Àü°øÇϸç, ƯÈ÷ VLSI ¼³°è¿Í µðÁöÅÐ ½Ã½ºÅÛ ±¸Çö¿¡ ÁýÁßÇß½À´Ï´Ù. ÀÌ °úÁ¤¿¡¼ SoCÀÇ ±¸Á¶¿Í µ¿ÀÛ ¿ø¸®¸¦ ±íÀÌ ÀÌÇØÇÒ ¼ö ÀÖ¾ú°í, RTL(Register Transfer Level) ¼³°è¿¡ ´ëÇÑ ½ÇÁúÀûÀÎ °æÇèÀ» ½×¾Ò½À´Ï´Ù. ÇÁ·ÎÁ§Æ®µé¿¡¼ Verilog¿Í SystemVerilog¸¦ Ȱ¿ëÇÏ¿© ½ÇÁ¦ Ĩ ¼³°è¸¦ ¼öÇàÇϸé¼, ´Ù¾çÇÑ ±â´ÉÀ» ±¸ÇöÇϰí Å×½ºÆ®ÇÏ´Â °úÁ¤¿¡¼ÀÇ µµÀü°ú Àç¹Ì¸¦ ´À²¼½À´Ï´Ù. ¼³°è»Ó¸¸ ¾Æ´Ï¶ó °ËÁõ °úÁ¤¿¡¼µµ ¹®Á¦¸¦ ÇØ°áÇØ ³ª°¡´Â °æÇèÀº ³ª¸¦ ÇÑÃþ ´õ ¼ºÀåÇÏ°Ô ¸¸µé¾ú½À´Ï´Ù. ¶ÇÇÑ, ÆÀ ÇÁ·ÎÁ§Æ®¸¦ ÅëÇØ Çù·ÂÀÇ Á߿伺À» ±ú´Þ¾Ò½À´Ï´Ù. ´Ù¸¥ Àü°øÀÇ Çлýµé°ú ÇÔ²² Çù¾÷ÇÏ¸ç ´Ù¾çÇÑ °üÁ¡À» °øÀ¯Çϰí, ¼·ÎÀÇ Áö½ÄÀ» ³ª´©´Â °úÁ¤¿¡¼ ÆÀ¿öÅ©ÀÇ °¡Ä¡¸¦ ±íÀÌ ÀÖ°Ô ÀÌÇØÇÏ¿´½À´Ï´Ù. ÀÌ·¯ÇÑ °æÇèÀº Àü¹®ÀûÀÎ Áö½ÄÀÇ °æ°è¸¦ ³Ñ¾î ¿©·¯ ÀλçÀÌÆ®¸¦ ¾ò´Â µ¥ Å« µµ¿òÀÌ µÇ¾ú½À´Ï´Ù. So¡¦(»ý·«)