º»¹®/³»¿ë
1.Áö¿ø µ¿±â
ÅÚ·¹ÇȽºÀÇ À§¼º°³¹ßºÎ FPGA ¿£Áö´Ï¾î Á÷¹«¿¡ Áö¿øÇÏ°Ô µÈ ÀÌÀ¯´Â Àü°ø¿¡ ´ëÇÑ ±íÀº ¿Á¤°ú °æÇè ¶§¹®ÀÔ´Ï´Ù. ÀüÀÚ°øÇÐ Àü°øÀ» ÅëÇØ ȸ·Î ¼³°è¿Í µðÁöÅÐ ½Ã½ºÅÛ¿¡ ´ëÇÑ Àü¹® Áö½ÄÀ» ½×¾Ò°í, ƯÈ÷ FPGA ¼³°è¿¡ ¸Å·áµÇ¾ú½À´Ï´Ù. FPGA´Â Çϵå¿þ¾î¿Í ¼ÒÇÁÆ®¿þ¾îÀÇ À¯¿¬¼ºÀ» °áÇÕÇÏ¿© °íµµÀÇ À籸¼ºÀÌ °¡´ÉÇÑ ½Ã½ºÅÛÀ» ¸¸µé ¼ö ÀÖ´Â Á¡¿¡¼ Èï¹Ì·Ó½À´Ï´Ù. ÀÌ·¯ÇÑ Æ¯¼ºÀº À§¼º ½Ã½ºÅÛÀÇ º¹ÀâÇÑ ¿ä±¸»çÇ×À» ÃæÁ·ÇÏ´Â µ¥ Å« ÀåÁ¡ÀÌ µË´Ï´Ù. ¾îÇаú ÇÁ·Î±×·¡¹Ö¿¡ ´ëÇÑ Áö¼ÓÀûÀÎ °ü½ÉÀÌ ÀÖ¾ú°í, ´Ù¾çÇÑ ÇÁ·Î±×·¡¹Ö ¾ð¾î¿Í HDLÀ» Ȱ¿ëÇÑ ÇÁ·ÎÁ§Æ® °æÇèÀº Àú¸¦ ´õ¿í ¹ßÀü½ÃÄ×½À´Ï´Ù. ¿©·¯ ÆÀ ÇÁ·ÎÁ§Æ®¿¡¼ FPGA¸¦ Ȱ¿ëÇÏ¿© ½ÅÈ£ ó¸® ¹× µ¥ÀÌÅÍ Åë½Å ½Ã½ºÅÛÀ» ±¸ÇöÇÏ¿´°í, ÀÌ·¯ÇÑ °æÇèÀº Àú¿¡°Ô ½ÇÁ¦ÀûÀÎ ¹®Á¦ ÇØ°á ´É·ÂÀ» ±æ·¯ÁÖ¾ú½À´Ï´Ù. ƯÈ÷, ÆÀ¿øµé°úÀÇ Çù¾÷À» ÅëÇØ º¹ÀâÇÑ ¹®Á¦¸¦ ÇØ°áÇÏ¿´´ø °æÇèÀº À§¼º °³¹ß°ú °°Àº ´ë±Ô¸ð ÇÁ·ÎÁ§Æ®¿¡¼ÀÇ ÆÀ¿öÅ©ÀÇ Á߿伺À» ±ú´Ý°Ô ÇØÁÖ¾ú½À´Ï´Ù. ÅÚ·¹ÇȽº´Â Â÷¼¼´ë À§¼º ±â¼ú °³¹ß¿¡ ÁÖ·ÂÇϰí ÀÖÀ¸¸ç, Çõ½ÅÀûÀÎ ¼Ö·ç¼ÇÀ» Á¦°øÇÔÀ¸·Î½á ¿ìÁÖ »ê¾÷¿¡ Å©°Ô ±â¿©Çϰí ÀÖ½À´Ï´Ù. ÀÌ·¯ÇÑ ºñÀü°ú »ç¸í¿¡ ±íÀÌ °ø°¨Çϸç, ±â¼úÀû ¹è°æ°ú °æ¡¦(»ý·«)