º»¹®/³»¿ë
1.Áö¿ø µ¿±â
ÀüÀÚ°øÇÐ ¹× ÄÄÇ»ÅÍ °øÇÐ ºÐ¾ß¿¡¼ÀÇ °æÇè°ú Áö½ÄÀ» ¹ÙÅÁÀ¸·Î ÅÚ·¹Ä¨½º¿¡¼ HW ¼³°è °³¹ß ¹× °ËÁõ ¿£Áö´Ï¾î·Î¼ÀÇ Áø·Î¸¦ °á½ÉÇÏ°Ô µÇ¾ú½À´Ï´Ù. ´ëÇп¡¼´Â ÀüÀÚȸ·Î, ½ÅÈ£ ó¸®, ¹× ÀÓº£µðµå ½Ã½ºÅÛ °ü·Ã °ú¸ñ¿¡ ÁýÁßÇÏ¸ç ´Ù¾çÇÑ ÇÁ·ÎÁ§Æ®¿¡ Âü¿©Çß½À´Ï´Ù. ÀÌ·¯ÇÑ °æÇèÀº ¼³°è ¹× °ËÁõ °úÁ¤¿¡¼ ÇÊ¿äÇÑ ±âÃÊ ÀÌÇØ¿Í ½Ç½À ´É·ÂÀ» Ű¿ì´Â µ¥ Å« µµ¿òÀÌ µÇ¾ú½À´Ï´Ù. ´ëÇÐ ÀçÇÐ Áß¿¡´Â °í±Þ ÇÁ·Î¼¼¼ ¼³°è ¹× °ËÁõÀ» À§ÇÑ ¼³°è Åø°ú ¹æ¹ý·Ð¿¡ ´ëÇÑ ¿¬±¸¸¦ ÁøÇàÇß½À´Ï´Ù. ÀÌ °úÁ¤¿¡¼ Verilog ¹× SystemVerilog¿Í °°Àº Çϵå¿þ¾î ±â¼ú ¾ð¾î(HDL)¿¡ ´ëÇÑ ÀÌÇØ¸¦ ±íÀÌ ÇÒ ¼ö ÀÖ¾ú°í, À̸¦ Ȱ¿ëÇÏ¿© FPGA ±â¹ÝÀÇ ½Ã½ºÅÛÀ» ¼³°è ¹× ±¸ÇöÇÏ´Â °úÁ¤¿¡¼ ½ÇÁúÀûÀÎ °æÇèÀ» ½×¾Ò½À´Ï´Ù. ƯÈ÷, ÇÁ·ÎÁ§Æ®¿¡¼´Â ±â´É °ËÁõÀ» À§ÇÑ Å×½ºÆ® º¥Ä¡¸¦ ±¸¼ºÇϰí, ´Ù¾çÇÑ ½Ã³ª¸®¿À¸¦ ÅëÇØ ½Ã½ºÅÛÀÇ ¾ÈÁ¤¼º°ú ¼º´ÉÀ» Æò°¡Çß½À´Ï´Ù. ÀÌ·¯ÇÑ °æÇèÀº ½ÇÁ¦ °³¹ß ȯ°æ¿¡¼µµ Áß¿äÇϸç, ¹®Á¦ ÇØ°á ´É·ÂÀ» Çâ»ó½ÃŰ´Â µ¥ ±â¿©Çß½À´Ï´Ù. ¶ÇÇÑ, ÆÀ ÇÁ·ÎÁ§Æ®¸¦ ÅëÇØ Çù¾÷°ú Ä¿¹Â´ÏÄÉÀ̼ÇÀÇ Á߿伺À» ±ú´Ý°Ô µÇ¾ú½À´Ï´Ù. ¼³°è °úÁ¤¿¡¼ »ý±â´Â ´Ù¾çÇÑ Àǰ߰ú °üÁ¡À» Á¶À²Çϸç ÇÔ²² ¼ºÀåÇÒ ¼ö ÀÖ´Â ±â¡¦(»ý·«)