충북대학교 전자공학부 기초회로실험 Multiplexer 가산-감산 결과 보고서

1. 실험 결과

이번 실험에서는 Multiplexer를 이용한 가산-감산 회로의 작동 원리와 결과를 분석하였다. 실험에 사용된 Multiplexer는 데이터 입력으로 A와 B 두 개의 인풋을 가지고, 선택 신호로 S를 통해 가산 또는 감산 모드로 전환할 수 있는 구조이다. 입력값 A와 B는 4비트의 이진수로 변환되어 각각 0부터 15까지의 값을 가질 수 있었다. 실험 전, 이론적으로 가산과 감산의 기본 개념을 이해하고, Multiplexer의 작동 방식에 대해 충분히 숙지한 후 실험을 시작하였다. 가산 모드에서, 선택 신호 S에 논리적 ‘0’을 할당하여 Multiplexer의 출력에서 두 입력 A와 B의 합을 확인하는 방식으로 작동하였다. 예를 들어, A가 5(xxx이고 B가 3(001일 때, 이 둘을 더한 결과는 8(1000)이어야 했다. 측정 장비를 통해 출력 상태를 확인한 결과, 실제로 출력은 8로 올바르게 표시되었다. 다른 입력 값들을 다양하게 실험해본 결과, 각 경우에서 예상한 대로 가산 결과가 출력되었으며, 이는 Multiplexer가 가산 연산을 제대로 수행하고 있음을 확인할 수 있는 중요한 증거가 되었다. 이어서 감산 모드로 전환하기 위해 S에 논리적 ‘1’을 할당하였다. 이 상태에서는 A와 …(생략)