충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 결과보고서

1. 실험 결과

실험 결과에서는 4비트 산술논리회로의 전체적인 동작과 시뮬레이션 결과를 상세하게 분석하였다. 실험에 사용된 회로는 기본적인 산술과 논리 연산을 수행할 수 있는 구성으로, 4비트의 이진수 입력을 받아 덧셈, 뺄셈, 논리 AND, 논리 OR 등의 연산을 수행하였다. 모든 회로는 VHDL 혹은 Verilog와 같은 하드웨어 기술 언어를 사용하여 모델링되었으며, 시뮬레이션은 Xilinx ISE 또는 ModelSim 같은 도구를 통해 진행되었다. 먼저, 덧셈 연산을 수행하는 회로의 결과를 살펴보았다. 두 개의 4비트 이진수를 입력으로 하여 이들을 더한 결과는 4비트 출력으로 나타났다. 시뮬레이션 결과를 관찰한 바에 따르면, 입력값으로 1xxx과 xxx1을 주었을 때, 예상 결과인 0000과 함께 캐리 비트로 1이 발생하는 것을 확인하였다. 이는 11(10진수) + 7(10진수) = 18(10진수)의 올바른 결과를 반영하고 있다. 이러한 결과는 회로가 올바르게 캐리 비트를 처리하고 있음을 증명하였다. 다음으로, 뺄셈 연산에 대해서도 분석하였다. 4비트 뺄셈 회로는 보수법을 이용하여 구현되었으며, 입력으로 1110(1와 xxx0(을 주었을 때, 시뮬레이션 결과 xxx0(이 출력되었다. 이를 …(생략)