A＋ 받은 T Flipflop을 이용한 Mod-3 계수기

1. 모의실험 및 분석

모의실험 및 분석에 대한 내용이다. T Flip-Flop을 이용한 Mod-3 계수기를 설계하기 위해 T Flip-Flop의 기본 동작 원리를 이해하는 것이 중요하다. T Flip-Flop은 입력 T가 1일 때 Clk 신호의 발생마다 출력 Q가 반전되는 특성을 지닌다. 이 특성을 이용하여 원하는 계수 동작을 구현할 수 있다. Mod-3 계수기는 0, 1, 2의 세 가지 상태를 가지고 이 상태들을 순차적으로 표현하는 회로이다. T Flip-Flop 두 개를 사용하여 2비트의 상태를 표현할 수 있다. 각 Flip-Flop의 출력은 두 개의 비트를 나타내며, 이를 통해 00, 01, 10, 11이라는 네 가지 상태를 나타낼 수 있다. 그러나 Mod-3 계수기는 00에서 시작하여 01, 10으로 진행되고, 11 상태에서는 리셋을 수행하여 다시 00으로 돌아가야 한다. 따라서 계수기의 상태 전이 규칙을 설계할 필요가 있다. 우선, 상태 전이 테이블을 작성한다. 현재 상태가 00일 경우, 클록 신호가 들어오면 01로 전이된다. 두 번째 클록에서 01에서 10으로, 세 번째 클록에서는 10에서 다시 00으로 돌아가게 된다. 이어지는 클록 신호가 11 상태에 도달할 경우, 이는 유효하지 않은 상태이므로 리셋하여 다시 00 상태…