목차/차례
1. Instruction size 3 bytes, byte addressable, Integer 8bit twos complement representation.
2. How many times does the processor need to refer to memory when it fetches and executes an instruction that requires computation of a single operand, if the addressing mode used is 1) indirect, 2) PC-relative.
3. A pipelined processor has a clock rate of 1GHz and executes a program with N instructions. The pipeline has five stages and instructions are issued at a rate of one per clock.
4. Explain the major characteristics common to all of RISC architectures.
5. Explain how CISC and RISC can reduce the program execution time(T) by managing which of Ic, CPI and τ
본문/내용
1. Instruction size 3 bytes, byte addressable, Integer 8bit twos complement representation.
컴퓨터 조직 및 아키텍처에서 명령어 크기와 관련된 사항은 시스템의 성능 및 효율성에 중대한 영향을 미친다. 특히, 여기서 설명하고자 하는 시스템은 3바이트의 명령어 크기와 바이트 단위 주소 지정, 그리고 8비트 2의 보수 표현을 사용하는 정수 데이터 타입을 포함하고 있다. 이러한 특성은 명령어 처리 능력과 메모리 접근 방식에 중요한 역할을 하며, 이를 통해 전체 시스템 설계를 최적화할 수 있다. 3바이트의 명령어 크기는 총 24비트를 의미하며, 이로 인해 다양한 형식의 명령어를 인코딩할 수 있는 공간이 제공된다. 예를 들어, 3바이트의 명령어 내에서는 연산 코드(opcode), 피연산자 주소, 그리고 추가적인 제어 비트 등을 포함할 수 있다. 필요한 명령어 수가 증가함에 따라, 각 명령어의 비트와 위치에 따라 유연성을 가지게 된다. 또한, 3바이트 명령어는 여러 가지 데이터를 처리할 수 있는 형식을 지원하여, 복잡한 연산과 다양한 주소 지정 모드를 제공하는 데 기여한다. 바이트 단위 주소 지정은 메모리 접근 방식에 있어 중요한 요소로 작용한다. …