PLL 설계에 필요한 Divider 설계과정

1. 이론

PLL(Phase-Locked Loop)의 설계에서 Divider는 중요한 역할을 한다. PLL은 주파수를 안정화하거나 주파수를 동기화하기 위해 사용하는 회로로, 주로 통신 시스템, 클럭 생성 및 신호 처리에 활용된다. Divider는 고주파 신호를 주기적으로 나눠서 주파수를 낮추는 기능을 수행하며, 이로 인해 PLL의 피드백 루프에서 원하는 주파수를 생성하는 데 필수적이다. Divider의 기본적인 원리는 입력 신호의 주파수를 정해진 비율로 나누는 것이다. 이를 위해 다양한 방식의 Divider가 존재하는데, 일반적으로 분수 나눗셈과 정수 나눗셈 방식이 있다. 정수 나누기 방식은 입력 주파수를 N으로 나누어 출력 주파수를 결정한다. 반면 분수 나누기 방식은 입력 신호를 특정 비율로 나누고, 이를 통해 보다 유연한 주파수 조절이 가능하다. 이러한 방식은 PLL 설계에서 중요한 주파수 조합을 만들어 주며, 전체 시스템의 성능을 좌우한다. Divider는 디지털 회로로 구현되며, 가장 일반적인 형태는 플립플롭을 활용한 설계이다. JK 플립플롭이나 D 플립플롭을 활용하여 주파수 나눗셈을 구현할 수 있으며, 이러한 방법은 입력 클럭의 가장자리에서 동작하게 된다. Divider의 …