기초 Risc v 설계 코드와 검증 코드(RiscV 기계어 코드 파일 만는는 타스크 함수 포함)

1. 설계코드 (최상위 모듈 top.v)

기초 RISC-V 설계 코드의 최상위 모듈인 `top. v`는 RISC-V 프로세서의 모든 구성 요소를 통합하고 조정하는 역할을 담당한다. 이 모듈은 CPU의 핵심 기능을 구현하고, 다른 하드웨어 모듈과의 인터페이스를 정의하며, 샘플 테스트 벤치와의 상호작용을 가능하게 한다. 주로 RISC-V 아키텍처의 기본적인 단계들, 즉 명령어 전처리, 디코딩, 실행, 메모리 접근, 쓰기 백 등의 프로세스를 포함한다. `top. v` 내에서 정의되는 첫 번째 부분은 전체 구조를 정의하는 것이다. RISC-V 프로세서는 다양한 구성 요소로 이루어져 있으며, 여러 하위 모듈과의 상호작용을 통해 작동한다. 이 모듈은 클록 신호, 리셋 신호와 같은 기본 입력 신호를 수신하고, 하드웨어 자원 관리 및 제어 신호를 생성하는 역할을 수행한다. 이와 함께 레지스터 파일, 산술 논리 장치(ALU), 프로그램 카운터(PC), 명령어 메모리 등 핵심 컴포넌트를 instantiates 하여 각 모듈 간의 데이터 흐름과 제어 흐름을 관리한다. 클록 신호는 모든 동작의 주기가 되며, 리셋 신호는 시스템을 초기 상태로 되돌리는 역할을 한다. 이러한 기본 신호들은 프로세서의 상태를 정의…