서울시립대 전자전기설계2(전전설2) 4주차 사전보고서

1. always 구문과 initial 구문의 차이점에 대하여 조사하시오.

Verilog에서는 always 구문과 initial 구문이 중요한 역할을 한다. 이 두 구문은 모두 어떤 블록을 정의하는 데 사용되지만, 그 동작 방식과 사용하는 용도에 있어 뚜렷한 차이가 있다. 항상 구문은 주로 회로의 동작을 정의하는 데 사용되며, 시뮬레이터가 회로의 상태가 변화할 때마다 반복적으로 실행된다. 반면, initial 구문은 주로 시뮬레이션의 시작 시점에 단 한 번만 실행되는 블록이다. 이는 시뮬레이션의 초기 조건을 설정하거나 초기값을 지정하는 데 주로 이용된다. always 구문은 특정 신호의 값이 변화할 때마다, 또는 시계 신호의 상승이나 하강 가장자리에 따라 반복적으로 실행된다. 즉, 하드웨어 설계에서는 클럭 신호에 맞추어 언제 회로가 동작해야 하는지를 정의하는 데 있어 필수적이다. 이 구문을 통해 레지스터의 업데이트, 카운터의 계산, 조건부 로직 수행 등을 구현할 수 있다. 예를 들어, if 문이나 case 문과 같은 조건문을 사용하여 특정 입력에 따라 출력을 결정하는 로직을 쉽게 구현할 수 있다. 이처럼 always 구문은 하드웨어의 지속적인 동작을 모델링할 수 있게 해준다…