A＋ 받은 JFET와 증폭기 결과레포트

실험 14. JFET와 증폭기 1. 실험 장비 및 회로도 -실험 장비 ① 함수발생기 ② 오실로스코프 ③ 오실로스코프 프로브 ④ 브레드보드 ⑤ 저항 (Ω, Ω) ⑥ 직류 전원 장치 ⑦ 커패시터 () ⑧ JFET (K117) -실험 회로도 [1] JFET와 특성 실험 아래와 그림 1과 같은 회로를 구성한 후, 오실로스코프를 이용하여 입력전압 및 JFET의 드레인 단의 출력전압 을 측정하여 JFET의 증폭기 동작을 확인한다. 그림 1. JFET와 특성 실험 회로도 2. 실험 방법 [1] JFET와 특성 실험 1. 그림 1의 회로도를 참고하여 브레드보드에 회로를 결선한다. 최종 결선된 회로는 아래의 그림 2와 같다. 2. 아래의 그림 3, 4와 같이 JFET의 게이트에 , 정현파를 인가하고 드레인은 DC 바이어스를 인가한다. - 2 - 3. 입력 소신호 과 출력 소신호 ( )를 오실로스코프로 측정한다. 그림 2. JFET와 특성 실험 회로도 그림 3. 2kHz, 정현파 3. 실험 결과 [1] JFET와 특성 실험 그림 4. 24V DC Bias ※ 단, 오실로스코프의 Ch1은 , Ch2는 이며 수평축 200us/Div, 수직축은 Ch1 10mV/Div, Ch2 1V/Div로 설정하였다. 위 실험을 통해 관측한 입력 소신호와 출력 소신호는 아래와 같다. 그림 5. 오실로스코프 관측 결과 - 3 - 또한, 본 실험을 통해 얻은 입력 소신호 및 출력 소신호의 는 아래와 같다. 단, 두 신호의 위상은 반대()이다. 38.4mV 2.88V 표 1. JFET 증폭기 입-출력 소신호 진폭 전압 이득 는 아래와 같이 계산할 수 있다. 단, 출력 소신호 은 입력 소신호와 위상이 반전되었으므로 전압 이득 는 음의 부호를 갖는다. 또한, 전압 이득 는 아래의 식을 통해 도출할 수 있다. 즉, 실험적으로 얻은 전압이득 를 통해 JFET K117의 전달 컨덕턴스 …
즉, 실험적으… ,