1. »ï¼ºÀüÀÚ¸¦ Áö¿øÇÑ ÀÌÀ¯¿Í ÀÔ»ç ÈÄ È¸»ç¿¡¼ ÀÌ·ç°í ½ÍÀº ²ÞÀ» ±â¼úÇϽʽÿÀ(700ÀÚ)
[»õ·Î¿î Design Methodology¸¦ ¸¸µé¾î³»´Â ȸ·Î¼³°è Àü¹®°¡]
»ï¼ºÀüÀÚ ÆÄ¿îµå¸® »ç¾÷ºÎ´Â ¹Ì¼¼°øÁ¤ ±â¼ú·ÂÀ» ¹ÙÅÁÀ¸·Î ´Ù¾çÇÑ °í°´»ç¿¡ ¼³°è ¼Ö·ç¼ÇÀ» Á¦°øÇÏ°í ÀÖ½À´Ï´Ù. 16ÁÖµ¿¾È ÆÄ¿îµå¸® DT ÆÀ CDM ÆÄÆ®¿¡¼ Àå±âÇöÀå½Ç½ÀÀ» Çϸç ÇØ¿Ü Çù·Â»ç¿Í ¼ÒÅëÇÏ¸ç ´Ù¾çÇÑ ¼³°è ¼Ö·ç¼ÇÀ» °³¹ßÇÏ´Â ÆÄ¿îµå¸® ȸ·Î¼³°è Á÷¹«¿¡ ¸Å·ÂÀ» ´À³¢°Ô µÇ¾î Áö¿øÇÏ°Ô µÇ¾ú½À´Ï´Ù.
Àú´Â Çкο¡¼ Verilog¸¦ ÀÌ¿ëÇÑ HW °³¹ßÀ» ¼öÇàÇÏ¿´°í, Àå±âÇöÀå½Ç½À ÇÁ·ÎÁ§Æ®·Î SPICE¸¦ ÄÚµùÇÏ¸ç ½Ã¹Ä·¹ÀÌÅ͸¦ ¼³°èÇØ º¸¾Ò½À´Ï´Ù. ¶ÇÇÑ Cadence Virtuoso ¹× Synopsys Custom Compiler¸¦ È°¿ëÇÏ¿© °úÁ¦¸¦ ¼öÇàÇÑ °æÇèÀÌ ÀÖ½À´Ï´Ù. ±× ¿Ü¿¡µµ IDECµî ¿ÜºÎ °ÀǸ¦ ¼ö°Çϸç ȸ·Î¼³°è ¹× ¹ÝµµÃ¼ 8´ë °øÁ¤¿¡ ´ëÇØ Áö½ÄÀ» ½×¾Ò½À´Ï´Ù. ÇöÀç´Â ÇкΠ¼ö¾÷À» µéÀ¸¸é¼ VLSIȸ·Î¼³°è, ¾Æ³¯·Î±× ÁýÀûȸ·Î, ¹ÝµµÃ¼ ÇÁ·Î¼¼½º ¼ö¾÷À» µéÀ¸¸ç ±âÃÊ Áö½ÄÀ» ½×±â À§ÇØ ³ë·ÂÇÏ°í ÀÖ½À´Ï´Ù. ȸ·Î ¼³°è, °øÁ¤, ½Ã¹Ä·¹ÀÌ¼Ç °úÁ¤¿¡ ´ëÇÑ Æø³ÐÀº ÀÌÇØ´Â ±âÁ¸ ¼³°è ¹æ½Ä¿¡¼ÀÇ ¹®Á¦Á¡À» ÆľÇÇÏ°í °³¼±ÇÏ´Â µ¥ µµ¿òÀÌ µÉ °Í¡¦(»ý·«)
2. º»ÀÎÀÇ ¼ºÀå°úÁ¤À» °£·«È÷ ±â¼úÇ쵂 ÇöÀçÀÇ Àڽſ¡°Ô °¡Àå Å« ¿µÇâÀ» ³¢Ä£ »ç°Ç Àι° µîÀ» Æ÷ÇÔÇÏ¿© ±â¼úÇϽñ⠹ٶø´Ï´Ù(1500ÀÚ)
|