A+받은 플립플롭 회로(flip-flop, JK, SR) 결과보고서

입력 R 0 0 1 1

그림 1 NOR 게이트를 이용한 RS flip-flop

출력 S 0 1 0 1
1 0
0 1
표 1 진리표
그림 1은 두 개의 NOR 게이트로 구성된 RS flip-flop 회로를 나타낸다. 각 NOR 게이트 출력이 다른 NOR 게이트 입력으로 서로 연결된 구조를 갖고 있다. 이 회로는 다음과 같이 동작한다. 먼저 R〓0, S〓1인 경우를 생각하면 S〓1이므로 는 0이 되고 이 출력 0이 NOR 게이트1에 입력되므 로 NOR 게이트1의 두 입력이 모두 0이 되어 는 1이 된다. R〓1, S〓0 인 경우를 생각 하면 R〓1이므 로 Q는 0이 되고 이 출력 0이 NOR 게이트2에 입력되므로 NOR 게이트2의 두 입력이 모두 0이 되어 는 1이 된다. R〓1, S〓1인 경우에는 두 NOR 게이트 모두 하나 이상의 입력이 1이므로 와 모두 0이 되는데 와 가 서로 보수관계가 성립하지 않으므로 금지 상태라고 하며 사용되지 않는다. R〓0, S〓0인 경우를 생각해 보면 출력 와 가 어떤 값을 가지고 있을 때(0과 1, 또는 1과 0) 출력 와 의 값이 변하지 않음을 알 수 있다. 이상의 동작을 표1에 진리표로 나타내었다. 그림 2는 2개의 NAND 게이트로 구성된 RS flip-flop을 나타내는데 회로의 동작은 다음과 같다. 먼 저 R〓0, S〓0인 경우 출력 와 모두 1이 되어 보수 관계를 성립하지 않으므로 금지 상태가 되고, R〓1, S〓1이면 출력 와 의 값이 변하지 않음을 알 수 있다. 이상의 동작을 진리표로 나타내면 표2 와 같이 된다.
- 1 -