A+받은 카운터(계수기,COUNTER) 회로 결과보고서

실험 12. 계수기 회로 1. 실험 장비 ① 신호(함수) 발생기 ② 직류 전원 장치 ③ 오실로스코프 ④ 프로브 ⑤ 브레드 보드 ⑥ 연결도선 ⑦ BNC 코넥터-악어클립 케이블 ⑧ JK flip-flop (HD74LS76AP) 2. 실험 내용 및 방법 계수기는 입력되는 클럭의 수를 세는 디지털 회로이다. 계수기를 구성하는 회로는 flip-flop인데, N개 의 flip-flop을 사용하면 N-bit의 계수기를 구성할 수 있다. (1) JK flip-flop의 토글 동작 실험 22에서 다룬 JK flip-flop에서 두 입력을 모두 1로 한 경우 출력 는 이전의 출력과 반대 값, 즉 로 바뀌는 것을 보았다. 그러나 입력이 1값을 계속 유지할 때 출력 의 상태가 끊임없이 바뀌어서는 안 된다. 따라서 JK flip-flop에는 또는 이라는 입력이 있어서 JK flip-flop은 이 입력에 동기되어 동작한다. 입력이 둘 다 1이고, 단자에 신호가 입력될 때 출력 의 상태 가 이전의 값과 반대로 바뀌게 되는 데 이를 토글 동작이라고 한다. 계수기는 flip-flop의 토글 동작을 이용하는 회로이다. 그림 1은 입력을 갖는 JK flip-flop의 기호와 이 flip-flop의 토글 동작을 나타 내는 파형을 도시한다. 그림 1 JK flip-flop의 토글 동작 (2) 계수기 동작원리 그림 2 2-bit 계수기 두 개의 JK flip-flop으로 구성된 2-bit의 계수기를 그림 2에 나타내었다. 그림 2를 보면 JK flip-flop의 입력에 5V, 즉 ‘1’이 연결되어 있으므로 JK flip-flop은 클럭이 입력될 때마다 토글 동 작을 한다. 여기서 출력 는 LSB이고, 은 MSB이다. 초기에 , 이라고 가정하고 동작을 설명하면 다음과 같다. - 1 - JK flip-flop의 단자에 ‘ ’ 이 붙어 있으므로 클럭 펄스가 1에서 0으로 변할 때 동작한다. …
JK flip-flop의 단자…