A+받은 연산증폭기 기초 결과보고서

실험 13. 연산증폭기 기초 1. 실험 장비 ① 신호(함수) 발생기 ② 직류 전원 장치 ③ 오실로스코프 ④ 프로브 ⑤ 브레드 보드 ⑥ 연결도선 ⑦ BNC 코넥터-악어클립 케이블 ⑧ OP AMP 2. 실험 내용 및 방법 연산증폭기는 전압 이득과 입력저항이 매우 크고 출력저항이 아주 작은 차동증폭기이다. 차동증폭기 란 입력 단자가 두 개인 증폭기로서 출력 전압이 두 입력전압의 차에 비례하는 증폭기를 말한다. 그림 1은 연산증폭기의 회로기호를 나타낸 것이며, 그림 2는 이것의 등가 회로이다. 두 개의 입력 단자와 한 개의 출력 단자가 있으며 ‘+’와 ‘-’의 전원 단자가 꼭 있어야 하고 접지 단자는 없다. 출력전압과 입력 전압의 관계식은 다음과 같다. 그림 1 연산증폭기의 회로 기호 그림 2 연산증폭기의 등가 회로 여기서 G는 개방회로 전압 이득이고, 는 비반전 입력전압, 는 반전 입력전압이다. 이상적인 연산증폭기는 다음의 특성을 가진다. ① 입력저항 →∞ ② 출력저항 ③ 개방회로 전압 이득 →∞ ④ 주파수 대역폭→∞ ⑤ 일 때 상용되는 실제의 연산증폭기의 특성은 위의 이상적인 경우에 가깝다. 입력저항이 최소 Ω 이상이 어서 두 입력 단자에 흐르는 전류는 그 크기가 다른 전류에 비해 매우 작다. 출력 저항이 보통 Ω이 하이고, 개방회로 전압 이득은 일반적으로 ∼ 정도이다. 전원 연결 연산증폭기를 동작시키기 위해서는 전원을 인가해주어야 한다. 대부분의 연산증폭기는 ‘+’전압 출력 과 ‘-’전압 출력을 동시에 내는 양극성 전원을 필요로 한다. 그림 3에서와 같이 연산증폭기의 ‘+’전원 단자를 전원의 ‘+’전압 출력 단자에 접속하고, 연산증폭기의 ‘-’전원 단자를 전원의 ‘-’전원 출력 단자에 - 1 - 접속하면 된다. 연산증폭기 자체에는 접지단자가 없으며 전원의 공통단자가 회로 전체의 접지단자 역할 을 한다. 그림 3 연산증폭기의 전원과 부하 연결 출력 인출 대부분의 연산…
그림 3 연산증폭…