[전자회로실험 예비레포트] FET바이어스 회로 및 FET 증폭기 예비레포트

표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
FET바이어스 회로 및 FET 증폭기
실험 일자
2020년 10 월 21 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
FET(field effect transistor)는 전계효과 트랜지스터로 명명된다. 이 실험에서는 주로 JFET에 대해서만 취급하기로 한다. FET는 소스, 드레인, 게이트의 세 부분으로 구성되며 보통 FET의 전기전도는 소스와 드레인을 잇는 채널에 해당하는 다수캐리어 한 가지에 의해서 이루어지므로, FET는 Uni-pola Tr라고 한다. FET의 게이트는 항상 역방향바이어스를 걸어줘, 전류가 거의 흐르지 않는다. 그러므로 입력저항이 수백 MΩ 이상으로 대단히 크다. 게이트의 역방향바이어스를 증가시키면, 게이트와 소스-드레인 사이에 공핍층은 점점 더 넓어지