[전자회로실험 시뮬레이션 결과레포트] 차동 증폭기 회로 Pspice 결과레포트

✔ PSpice 모의실험 - CH.8 차동 증폭기 회로 PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Freq= 10 kHz, = 20 mV로 하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time = . (단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음) 그림 8-4 Schematic (Differential mode) `표 8.1` Differential Mode (vi+, vi-, vo1, vo2) `표 8.2` Schematic(Common m