[전자회로실험 시뮬레이션 결과레포트] 연산 증폭기 및 선형 연산 증폭기 회로 Pspice 결과레포트

Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time = . (단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
그림 9-1 반전 증폭기
그림 9-2 비반전 증폭기
그림 9-3 단위 이득 플로어
그림 9-4 가산 증폭기
Schematic(반전 증폭기)
표 9-1
Vi1, Vo1,
표 9-2
Schematic(비반전 증폭기)
표 9-3
Vi2, Vo2
표 9-4
Schematic(단위 이득 플로어)
표 9-5
Vi3, Vo3
표