VHDL 실습(AND, OR, NOT, NAND, NOR) 결과

디지털공학실험 VHDL 실습(AND, OR, NOT, NAND, NOR) 결과 보고서 ※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 순서입니다. ① AND

입력 A 0 0 1 1

입력 B 0 1 0 1

출력 C 0 0 0 1

☞ AND gate는 입력이 둘 다 1이여야 출력이 1이다. (곱의 의미) ② OR

입력 A 0 0 1 1

입력 B 0 1 0 1

출력 C 0 1 1 1

☞ OR gate는 입력이 둘 중 하나가 1이면 출력이 1이다. (합의 의미)

③ NAND

입력 A 0 0 1 1

입력 B 0 1 0 1

출력 C 1 1 1 0

☞ NAND gate는 입력이 둘 중 하나가 0이면 출력이 1이다. (NOT AND의 의미) ④ NOR

입력 A 0 0 1 1

입력 B 0 1 0 1

출력 C 1 0 0 0

☞ OR gate는 입력이 둘 다 0이여야 출력이 1이다. (NOT