VHDL 실습(8bit Counter, State Machine) 결과

디지털공학실험 VHDL 실습(8bit Counter, State Machine) 결과 보고서 1. 8Bit Counter `Module` `Test Bench` `Simulation` `진리표 및 검토` ClrN 0 1 1 . . . LdN X 0 1 . . . P X X 1 . . . T1 X X 1 . . . D1&D2 X D1&D2 D1&D2 . . . Q 00000000 D1&D2 D1&D2+1 . . . ☞ 이번에 설계한 8비트 카운터는 4비트 카운터 2개를 이용하여 구성하였다. 2개 중 왼쪽(앞쪽)에 있는 4비트 카운터 의 Carry값이 1일 때만 동작하게 한다. 즉 오른쪽(뒷쪽) 4비트 카운터의 상태가 “1111”일 때 T가 1이 들어오면 Carry가 발생 해 다음 카운터는 Carry값 1을 T값으로 받으면서 왼쪽 4비트 카운터가 동작하도록 한다. 4비트 2개를 8비트로 나타내기위해 &를 사용하였고 Count에 변