VHDL 실습 (D-FF, JK-FF, 8-bit counter) 예비

디지털공학실험 VHDL 실습(D-FF, JK-FF, 8-bit counter) 예비보고서 가. D 플립플롭 D 플립플롭은 입력 데이터를 출력에 단순히 전달하는 플립플롭으로 중요한 기능은 클럭 펄스 CP에 따라 동기 되어 전달된다는 점이다. 즉 입력 데이터를 변경하더라도 출력은 바로 바뀌지 않으며 CP가 ‘H`가 되는 시점에 변경된다. D 플립플롭의 구성은 그림 4-4(a)와 같다. D 플립플롭을 나타내는 회로로서 앞 절의 클럭 동기 RS 플립플롭과 유사한 구조를 가지고 있 다. 차이점으로는 두 개의 입력 R과 S가 하나의 입력 D로 바뀐 것으로 입력 D가 클럭 동기 RS 플립플롭의 입력에 S에 그대로 연결되고 입력 R에는 입력 D가 NOT 게이트를 거쳐 연결되는 것 이다. 이렇게 구성된 회로의 동작은 다음과 같다. D=`L` D=`H` 클럭 동기 RS 플립플롭의 S=`L`, R=`H`인 경우와 같게 되어 Q=`L`, Q`=`H`가 된다. 클럭 동기 RS 플립플롭의 S=`H