8장 순차논리회로 설계 및 구현 예비

디지털공학실험 8장, 순차논리회로 설계 및 구현(2) 예비보고서 1. 목적 가. 4비트 동기 카운터를 설계하고 구현한다. 나. 4비트 레지스터를 설계하고 구현한다. 다. 3비트 시프트 레지스터를 설계하고 구현한다. 2. 이론 가. 동기식 카운터(Synchronous Counter) 1) T 플립플롭을 이용한 동기식 카운터 동기식 카운터는 모든 플립플롭의 클럭 입력에 공통의 클럭 신호가 연결되기 때문에  의 지연 후에 플립플롭의 모든 출력이 동시에 변한다. 따라서 시간 지연이 매우 작고, 최대 동작 주파수가 높다. 동기 식 카운터는 그림 8-1과 같이 인에이블(EN) 입력을 갖는 T 플립플롭으로 구성할 수 있다. 이 플립플롭 의 출력은 EN이 유효할 때만 T의 상승에지에서 반전된다. 따라서 EN 입력에 대한 조합논리의 출력에 의해 상승에지에서 그 플립플롭이 반전할지가 결정된다. 그림과 같이  의 EN을 이용하면 매스터 카운 터 인에이블 신호(CNTEN)로 사용