6장 가산기와 ALU 그리고 조합논리회로 응용 예비

디지털공학실험 6장, 가산기와 ALU 조합논리회로 응용 예비보고서 1. 실험목적 가. 반가산기와 전가산기의 원리를 이해한다. 나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다. 다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다. 라. 상용화된 4비트 ALU를 이용하야 두 수의 가감산을 실험함으로써 ALU의 동작과 응용을 확 인한다. 2. 이론 가. 반가산기(Half Adder) 1비트의 이진수로 표시된 두 수를 합하여 그 결과를 출력하는 가산기를 반가산기라고 한다. 이 때 두 개의 수 A, B를 합해서 나온 합(Sum)과 자리올림(Carry)이 발생한다. A L L L H B L H L H C L L H H S L H H L 위의 진리표를 만족하는 논리식은 다음과 같다. S = AB` + A`B = (A + B)(A` + B`) = A + B / C = AB 이 논리식을 회로로 표현하면 그림 6-1(a)와 같이 되고, 그림 6-1