올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
로그인  회원가입

파트너스

자료등록
 

다시받기

장바구니

코인충전

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (1 페이지)
    1

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (2 페이지)
    2

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (3 페이지)
    3

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (4 페이지)
    4

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (5 페이지)
    5

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (6 페이지)
    6

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (7 페이지)
    7

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (8 페이지)
    8


  • 본 문서의
    미리보기는
    8 Pg 까지만
    가능합니다.
클릭 : 크게보기
  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (1 페이지)
    1

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (2 페이지)
    2

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (3 페이지)
    3

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (4 페이지)
    4

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (5 페이지)
    5

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (6 페이지)
    6

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (7 페이지)
    7

  • 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic (8 페이지)
    8



  • 본 문서의
    (큰 이미지)
    미리보기는
    8 Page 까지만
    가능합니다.
  더블클릭 : 닫기
X 닫기
좌우이동 : 드래그

창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic

인쇄
바로가기
즐겨찾기 키보드를 눌러주세요
( Ctrl + D )
링크복사 링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
( Ctrl + V )
공유
파일  예비9.op-amp basic.hwp   [Size : 652 Kbyte ]
분량   8 Page
가격  1,200


카트
다운받기
카카오 ID로
다운 받기
구글 ID로
다운 받기
페이스북 ID로
다운 받기
뒤로

자료설명

창원대 전기전자회로응용실험 리포트
pspice simulator로 회로결선 + 결과파형
실험 중 일부만이 기재되어있음을 밝힙니다.

본문/내용

1. 그림 9.6의 반전증폭기 실험회로를 결선하여라. 입력전압 vi와 출력전압 vo의 파형을 그려라.(2주기) op-amp의 -단자에 vi이 인가되므로 반전증폭기임을 알 수 있다. ... 2.그림 9.6의 반전 증폭기 실험회로에서 V+ 전압을 0V로 서서히 줄이면서 출력전압의 변화를 관찰하여라. 다시 V+ 전압을 12V로 복귀하고 이번에는 V- 전압을 0으로 줄여보아라. 실험으로부터 V+와 V-전압의 역할을 설명하여라. 1. V+ 전압을 0V로 서서히 줄이면서 출력전압의 변화관찰 +부분의 OFFSET을 낮추는 것을 의미한다. 12V~6V 까지는 OFFSET의 변화가 없다. (결 과 파 형) V+ 〓 3V 일 때 Vo의 파형의 윗부분이 3V 부근에서 잘림. (결 과 파 형) V+ 〓 0V 일 때 출력파형의 윗부분이 0V 부근에서 잘림 (결 과 파 형) 이러한 그래프를 통해 V+는 파형의 +부분의 OFFSET을 조정하는 역할임을 알 수 있다. 2. V- 전압을 0으로 줄이기 -부분의 OFFSET을 올리는 것을 의미한다. -12V~-4V까지 원래의 그래프와 변화가 없다. (결 과 파 형) V- 〓3V일 때 출력파형의 밑부분이 –3V에서 잘림 (결 과 파 형) V- 〓0V일 때 출력파형의 밑부분이 0V에서 잘림 (결 과 파 형) 이러한 그래프를 통해 V-는 파형의 -부분의 OFFSET을 조정하는 역할임을 알 수 있다. 3.그림9.7의 비 반전 증폭기 실험회로를 결선하여라 입력전압 Vi와 출력전압 Vo의 파형을 그려라.(2주기) 4.그림9.7의 비 반전 증폭기 실험회로에서 입력전압 Vi의 크기를 2V에서 10V까지 서서히 증가시키면서 출력전압의 변화를 관찰하여라. 다시 Vi를 2V라 하고, 이번에는 R2의 저항을 으로 바꾸어 보아라. 현상을 분석하여라. 1. Vi 을 증가시켰을 때 OFFSET이 12V 이므로 Vi 〓 6V 까지는 Vo의 크기만 커진다. 그러다가 6V이상이 …
OFFSET이 12V …

참고문헌

전기전자회로응용실험



📝 Regist Info
I D : dufk******
Date : 2020-06-25
FileNo : 20065153

Cart