|
| |
|
|
창원대 전기전자회로응용실험 8.Counter
파일 
예비8.counter.hwp
[Size :
639 Kbyte
]
예비8.counter.hwp
[Size :
639 Kbyte
]
분량 6 Page
가격 1,200 원
×
링크 주소가 복사되었습니다.
링크 주소가 복사되었습니다.
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
자료설명
pspice simulator로 회로결선 + 결과파형
실험 중 일부만이 기재되어있음을 밝힙니다.
실험 중 일부만이 기재되어있음을 밝힙니다.
본문/내용
1.그림8.1의 3bit MOD-8 ripple counter(UP) 회로를 LED 구동회로와 함께 회로를 결선하여 실험을 수행하여라.(CLK: TTLOUT 1Hz). Oscilloscope를 사용하여 CLK과 출력(Q2, Q1, Q0)파형을 그려라(CLK: TTLOUT 1KHz).
2.그림8.2의 MOD-5 ripple counter(UP)회로에 대한 Pspice simulation을 수행하고 CLK과 출력(Q2, Q1, Q0)파형을 그려라. LED 구동회로와 함께 회로를 결선하여 실험을 수행하여라(CLK: TTLOUT 1Hz).
3.예비보고서에서 설계한 MOD-6 ripple counter(UP) 회로를 LED 구동회로에 연결하여 실험을 수행하여라(CLK: TTLOUT 1Hz). 결과를 분석하여라.
4.그림 8.3의 MOD-8 ripple counter(DOWN) 회로에 대한 Pspice simulation을 수행하고 CLK과 출력(Q2, Q1, Q0) 파형을 그려라.
5.그림8.4의 Synchronous MOD-8 conunter(UP) 회로에 대한 Pspice simulation을 수행하고 CLK과 출력(Q2, Q1, Q0) 파형을 그려라.
6.그림8.5의 MOD-4 ring counter 회로에 대한 Pspice simulation을 수행하고 CLK과 출력
(QA, QB, QC, QD) 파형을 그려라. LED 구동회로와 함께 결선하여 실험을 수행하여라(CLK: TTLOUT 1Hz).7.그림8.6의 MOD-8 Johson counter 회로에 대한 Pspice simulation을 수행하고 CLK과 출력(QA, QB, QC, QD)파형을 그려라. LED 구동회로와 함께 결선하여 실험을 수행하여라.(CLK: TTLOUT 1Hz).
참고문헌
전기전자회로응용실험
|
저작권정보
 |
|
*위 정보 및 게시물 내용의 진실성에 대하여 회사는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해신고 를 이용해 주시기 바랍니다.
|
| 📝 Regist Info |
|
I D : dufk****** Date : 2020-06-25 FileNo : 20065152 |
Cart  | |
| |