올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
로그인  회원가입

파트너스

자료등록
 

다시받기

장바구니

코인충전

  • 메모리 계층 구조 (1 페이지)
    1

  • 메모리 계층 구조 (2 페이지)
    2

  • 메모리 계층 구조 (3 페이지)
    3

  • 메모리 계층 구조 (4 페이지)
    4

  • 메모리 계층 구조 (5 페이지)
    5

  • 메모리 계층 구조 (6 페이지)
    6

  • 메모리 계층 구조 (7 페이지)
    7

  • 메모리 계층 구조 (8 페이지)
    8

  • 메모리 계층 구조 (9 페이지)
    9

  • 메모리 계층 구조 (10 페이지)
    10

  • 메모리 계층 구조 (11 페이지)
    11

  • 메모리 계층 구조 (12 페이지)
    12

  • 메모리 계층 구조 (13 페이지)
    13

  • 메모리 계층 구조 (14 페이지)
    14

  • 메모리 계층 구조 (15 페이지)
    15


  • 본 문서의
    미리보기는
    15 Pg 까지만
    가능합니다.
클릭 : 크게보기
  • 메모리 계층 구조 (1 페이지)
    1

  • 메모리 계층 구조 (2 페이지)
    2

  • 메모리 계층 구조 (3 페이지)
    3

  • 메모리 계층 구조 (4 페이지)
    4

  • 메모리 계층 구조 (5 페이지)
    5

  • 메모리 계층 구조 (6 페이지)
    6

  • 메모리 계층 구조 (7 페이지)
    7

  • 메모리 계층 구조 (8 페이지)
    8

  • 메모리 계층 구조 (9 페이지)
    9

  • 메모리 계층 구조 (10 페이지)
    10



  • 본 문서의
    (큰 이미지)
    미리보기는
    10 Page 까지만
    가능합니다.
  더블클릭 : 닫기
X 닫기
좌우이동 : 드래그

메모리 계층 구조

인쇄
바로가기
즐겨찾기 키보드를 눌러주세요
( Ctrl + D )
링크복사 링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
( Ctrl + V )
공유
파일  메모리 계층 구조.hwp   [Size : 44 Kbyte ]
분량   55 Page
가격  1,800


카트
다운받기
카카오 ID로
다운 받기
구글 ID로
다운 받기
페이스북 ID로
다운 받기
뒤로

자료설명


메모리 계층 구조에 대해서 정리하였습니다.
[전산]주간컴퓨터구조강의

목차/차례

  1. 1 서론
  2. 2 캐쉬
  3. 3 가상 메모리
  4. 4 메모리 계층을 위한 일반적인 구조
  5. 5 오류 및 함정
  6. 6 결론
  7. 7 역사적 고찰 및 참고문헌
  8. 8 연습문제

본문/내용

■ principle of locality
- temporal locality … the tendency to re-use recently accessed data items
[ex] loops
- spatial locality … the tendency to reference data items that are close to other recently
accessed items [ex] sequential execution, array or data accesses
■ memory hierarchy
- exploiting the principle of locality
- multiple levels of memory with different speeds and sizes

memory technology
typical access time
$ per Mbyte in 1993
SRAM
8 ~ 35 ns
$100 ~ $400
DRAM
90 ~ 120 ns
$25 ~ $50
magnetic disk
10,000,000 ~ 20,000,000 ns
$1 ~ $2

- faster memory … close to the processor
slower and less expensive memory … below that
■ 2-level model for simplicity
- upper level … smaller, faster, more expensive
lower level … larger, slower, less expensive
- block … minimum unit of information transfer between the two levels (see Figure 7.2)
- hit … when the data requested by the processor appears in some block in the upper level
miss … when the d…



📝 Regist Info
I D : moon*******
Date : 2011-06-04
FileNo : 16198774

Cart