올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
로그인  회원가입

파트너스

자료등록
 

다시받기

장바구니

코인충전

  • 가산기 (1 페이지)
    1

  • 가산기 (2 페이지)
    2

  • 가산기 (3 페이지)
    3

  • 가산기 (4 페이지)
    4

  • 가산기 (5 페이지)
    5

  • 가산기 (6 페이지)
    6

  • 가산기 (7 페이지)
    7

  • 가산기 (8 페이지)
    8

  • 가산기 (9 페이지)
    9

  • 가산기 (10 페이지)
    10

  • 가산기 (11 페이지)
    11

  • 가산기 (12 페이지)
    12

  • 가산기 (13 페이지)
    13

  • 가산기 (14 페이지)
    14

  • 가산기 (15 페이지)
    15


  • 본 문서의
    미리보기는
    15 Pg 까지만
    가능합니다.
클릭 : 크게보기
  • 가산기 (1 페이지)
    1

  • 가산기 (2 페이지)
    2

  • 가산기 (3 페이지)
    3

  • 가산기 (4 페이지)
    4

  • 가산기 (5 페이지)
    5

  • 가산기 (6 페이지)
    6

  • 가산기 (7 페이지)
    7

  • 가산기 (8 페이지)
    8

  • 가산기 (9 페이지)
    9

  • 가산기 (10 페이지)
    10



  • 본 문서의
    (큰 이미지)
    미리보기는
    10 Page 까지만
    가능합니다.
  더블클릭 : 닫기
X 닫기
좌우이동 : 드래그

가산기

인쇄
바로가기
즐겨찾기 키보드를 눌러주세요
( Ctrl + D )
링크복사 링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
( Ctrl + V )
공유
파일  가산기_5014490.hwp   [Size : 2 Mbyte ]
분량   26 Page
가격  1,000


카트
다운받기
카카오 ID로
다운 받기
구글 ID로
다운 받기
페이스북 ID로
다운 받기
뒤로

자료설명


가산기의 원리에 대해 이해하고 관련 실험을 실시하여 보고서를 작성하였습니다.
가산기

목차/차례

  1. 1. Subject
  2. 2. Abstract
  3. 3. Background
  4. 4. PSPICE Simulation
  5. 5. 결과
  6. 6. 토의 및 고찰
  7. ** APPENDIX **
  8. 1. 반가산기
  9. 2. 전가산기

본문/내용

6. 토의 및 고찰

이번 실험은 비교적 단순한 실험이었다. 각각의 실험의 예상되는 결과를 Truth Table로 작성하여 시뮬레이션과 비교해보고 예상결과가 맞는 것을 확인하고 실제 실험에 들어갔다.

실험1의 회로는 반 가산기 회로이다. X+Y 의 결과인 합과 캐리를 카르노 맵을 이용하여 간소화한 부울 함수식은 다음과 같다.

이 간소화한 식이 앞에서 나타낸 Ex-OR와 AND 게이트로 이루어진 것이다. 회로도 간단하고 입력이 X ,Y 둘이어서 4가지 경우의 실험을 하였다.

실험 2는 반가산기 두 개를 이용한 전가산기회로였다. 이 것을 만드는 부울 함수와 카르노 맵은 앞의 background 와 뒤쪽 Appendix를 참고하면 자세한 방법을 볼 수 있다. 입력이 세 개가 된다 . 여기서 Cin은 전단에서 올라온 캐리로 X, Y와 함께 더해지게 된다. 그 예상된 결과의 진리표는 앞의 시뮬레이션할 때 만들었고,
실험 결과 역시 시뮬레이션 및 진리표와 일치함을 볼 수 있다.

실험 3은 전가산기와 반가산기를 이용한 2비트 병렬가산기이다. 처음단의 계산에서는 첫 번째이므로 전단의 캐리가 존재하지 않으므로 반가산기를 사용하고, 다음단 부터는 전단의 출력캐리가 올라…

참고문헌


¤ 디지틀 회로의 원리와 응용(Principles and Applications of Digital Circuit)/
박송배 / 광문각 / 1993
¤ 디자탈 논리와 컴퓨터 설계(Digital Logic and Computer Design)/ Mano/광문각
/ 1993



📝 Regist Info
I D : chls******
Date : 2014-10-15
FileNo : 16191955

Cart