|
| |
|
|
Exclusive-OR 회로
파일 
Exclusive-OR 회로.hwp
[Size :
142 Kbyte
]
Exclusive-OR 회로.hwp
[Size :
142 Kbyte
]
분량 21 Page
가격 1,000 원
×
링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
자료설명
회로실험리포트, 회로간소화 및 Exclusive-OR 회로 실험리포트입니다. 실험이론과 시뮬레이션 및 회로도가 포함되어 있습니다. 관련정보가 필요하신분에게 여러모로 도움이 되기를 바랍니다. 모두 좋은 결과 있으시길 바랍니다.
Exclusive-OR회로
Exclusive-OR회로
목차/차례
- 1. 실험제목
- 2. Abstract
- 3. 이론
- (1) NAND 게이트 논리화 방법
- (2) NAND 게이트 논리화 두 번째 방법
- (3) NOR 게이트 논리화 방법
- 4. Simulation
- 5. 실험 결과
본문/내용
☞ 부울 함수를 실현하는 디지털 논리 게이트의 복잡성은 실현할 함수의 대수적 표현의 복잡도에 직접 관계된다. 부울 함수는 하나의 진리표로 표현되지만 대수적으로는 다양한 형태로 표현할 수 있다. 이 부울 함수를 대수적 방법으로 간단히 하는 것은 이미 알고 있다. 그러나 이는 처리 과정에 있어서, 계속되는 각 단계를 예측하는 일정한 규칙이 있는 것이 아니여서 최소화 절차가 서투르다. 그러나 맵 방법은 부울 함수를 최소화하는 데 간단하고 올바른 절차이다. 이 방법은 진리표를 그림 모양으로 나타낸 것이며 벤 다이어 그램을 확장한 것으로도 볼 수 있다. 이 방법은 `Veich diagram` 또는 ‘카르노 맵’이라 알려져 있다. Exclusive-OR 회로의 경우(XOR 또는 EOR)는 x, y가 1일 때를 제외하고는 OR와 유사하다.
3. 이론
☞ 디지털 회로는 AND 와 OR 게이트보다 NAND 와 NOR 게이트로 자주 구성되는데, 그 이유는 NAND 와 NOR 게이트가 실제로 제작하기가 더 쉬우며 모든 IC 디지털 논리양에 기본 게이트로 쓰이고 있기 때문이다. 이런 이점 때문에 디지털 회로 설계는 AND와 OR와 NOT를 이용한 부울 함수를 동등한 NAND나 NOR의 논리로도 변환하는 규칙…
3. 이론
☞ 디지털 회로는 AND 와 OR 게이트보다 NAND 와 NOR 게이트로 자주 구성되는데, 그 이유는 NAND 와 NOR 게이트가 실제로 제작하기가 더 쉬우며 모든 IC 디지털 논리양에 기본 게이트로 쓰이고 있기 때문이다. 이런 이점 때문에 디지털 회로 설계는 AND와 OR와 NOT를 이용한 부울 함수를 동등한 NAND나 NOR의 논리로도 변환하는 규칙…
|
저작권정보
 |
|
*위 정보 및 게시물 내용의 진실성에 대하여 회사는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해신고 를 이용해 주시기 바랍니다.
|
| 📝 Regist Info |
|
I D : kzxp*** Date : 2015-10-30 FileNo : 16183798 |
Cart  | |
| |