올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
로그인  회원가입

파트너스

자료등록
 

다시받기

장바구니

코인충전

  • 기본 논리 회로 실험 (1 페이지)
    1

  • 기본 논리 회로 실험 (2 페이지)
    2

  • 기본 논리 회로 실험 (3 페이지)
    3

  • 기본 논리 회로 실험 (4 페이지)
    4

  • 기본 논리 회로 실험 (5 페이지)
    5

  • 기본 논리 회로 실험 (6 페이지)
    6

  • 기본 논리 회로 실험 (7 페이지)
    7

  • 기본 논리 회로 실험 (8 페이지)
    8

  • 기본 논리 회로 실험 (9 페이지)
    9

  • 기본 논리 회로 실험 (10 페이지)
    10

  • 기본 논리 회로 실험 (11 페이지)
    11

  • 기본 논리 회로 실험 (12 페이지)
    12

  • 기본 논리 회로 실험 (13 페이지)
    13

  • 기본 논리 회로 실험 (14 페이지)
    14

  • 기본 논리 회로 실험 (15 페이지)
    15


  • 본 문서의
    미리보기는
    15 Pg 까지만
    가능합니다.
클릭 : 크게보기
  • 기본 논리 회로 실험 (1 페이지)
    1

  • 기본 논리 회로 실험 (2 페이지)
    2

  • 기본 논리 회로 실험 (3 페이지)
    3

  • 기본 논리 회로 실험 (4 페이지)
    4

  • 기본 논리 회로 실험 (5 페이지)
    5

  • 기본 논리 회로 실험 (6 페이지)
    6

  • 기본 논리 회로 실험 (7 페이지)
    7

  • 기본 논리 회로 실험 (8 페이지)
    8

  • 기본 논리 회로 실험 (9 페이지)
    9

  • 기본 논리 회로 실험 (10 페이지)
    10



  • 본 문서의
    (큰 이미지)
    미리보기는
    10 Page 까지만
    가능합니다.
  더블클릭 : 닫기
X 닫기
좌우이동 : 드래그

기본 논리 회로 실험

인쇄
바로가기
즐겨찾기 키보드를 눌러주세요
( Ctrl + D )
링크복사 링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
( Ctrl + V )
공유
파일  기본 논리 회로 실험.hwp   [Size : 77 Kbyte ]
분량   19 Page
가격  1,000


카트
다운받기
카카오 ID로
다운 받기
구글 ID로
다운 받기
페이스북 ID로
다운 받기
뒤로

자료설명

AND,OR,NOT,NAND,NOR 게이트의 기본적인 논리함수를 이해하는 논리회로실험 리포트입니다. 레포트 작성에 유용하게 활용이 있으리라 생각합니다. 다들 좋은 레포트 쓰시길 바랍니다.


기본논리회로실험

목차/차례

  1. 1. 실험제목
  2. 2. Abstract
  3. 3. 이론
  4. 4. Simulation
  5. 5. 실험 결과
  6. 6. 고찰

본문/내용

☞ 바이플러 로직 IC는 TTL(Transistor Transistor Logic)로 대표되는 포화형 논리 회로와 ECL(Emitter Coupled Logic)로 대표되는 비포화형 논리 회로로 크게 나누어진다. TTL은 서기 1965년경부터 현재에 이르기까지 가장 많이 또한 장기간 생산되고, 전자 계산기, 기타 산업기기나 민생용 기기 등 광범위에 걸쳐 사용되어 왔다. 그러나 서기 1970년경부터 쇼트키 배리어 다이오드(이하SBD라 한다) 클래프에 의한 트리지스터의 포화 제어나 제조 프로세스의 개량 등에 의해 고속화, 저소비 전력이 추구되고, 현재에는 전파 시간이 종래 TTL의 1/2(6ns/게이크), 소비 전력은 1/5(2mW/게이트)의 성능을 가지는 로파워 쇼트키 TTL(이하 LSTTL이라 한다)로까지 발전하여 왔다.
☞ 기본 논리 회로의 AND, NOT, OR, NAND 등의 연산을 수행하는 IC가 있다. 이를 사용할 줄 알고 그 차이를 안다.

3. 이론

☞ LSTTL의 칩 구조는 종래의 TTL과 마찬가지로 플레이너법에 의해 형성하고 있다. 즉 p형 기판의 위에 플로팅 컬렉터를 형성하는 n+ 형을 확산하고, n형의 에피택시얼 성장에 의해 컬렉터층을 형성하고, 그후 소자간을 분리하는 분리 확산, 베이스 확산,이미터 확산, …
저작권정보
*위 정보 및 게시물 내용의 진실성에 대하여 회사는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해신고 를 이용해 주시기 바랍니다.
📝 Regist Info
I D : wost******
Date : 2011-03-29
FileNo : 16183520

Cart