1. ¿¬±¸ÁøÇà³»¿ë
1) ¿¬±¸¿¡ °üÇÑ °ü·Ã Áö½Ä
¨ç ³×Æ®¿öÅ© ÇÁ·Î¼¼¼ÀÇ µµ·¡
°ú°Å¿¡ ³×Æ®¿öÅ© ½Ã½ºÅÛÀ» ±¸¼ºÇÏ´Â ¹æ¹ý¿¡´Â µÎ°¡Áö°¡ ÀÖ´Ù. Çϳª´Â 1990³â´ë ÀÌÀü¿¡ »ç¿ëµÇ´ø ¹æ¹ýÀ¸·Î, ¹ü¿ë ÇÁ·Î¼¼¼¿¡ ÆÐŶ 󸮸¦ À§ÇÑ ¼ÒÇÁÆ®¿þ¾î¸¦ ±¸µ¿½ÃÅ°´Â ¹æ¹ýÀÌ´Ù. ÀÌ ¹æ½ÄÀº ´Ù¾çÇÑ ±â´ÉÀ» Ãß°¡ÇÒ ¼ö ÀÖ´Ù´Â ÀåÁ¡À» °¡Áö°í ÀÖÁö¸¸, ¼Óµµ°¡ ´À¸®´Ù´Â ÇѰ踦 °¡Áö°í ÀÖ¾î, ºü¸£°Ô Áõ°¡ÇÏ´Â µ¥ÀÌÅÍ Àü¼Û·®À» °¨´çÇÒ ¼ö ¾ø¾ú´Ù. ´Ù¸¥ ¹æ¹ýÀº 1990³â´ë ÀÌÈÄ¿¡ ¸¹ÀÌ »ç¿ëµÇ´ø ¹æ¹ýÀ¸·Î ÁÖ¹®Çü ¹ÝµµÃ¼(ASIC)À» ÀÌ¿ëÇÏ´Â °ÍÀÌ´Ù. ÀÌ ¹æ¹ýÀº »ç¿ë ¿ëµµ¿¡ ÃÖÀûÈµÈ ºü¸¥ µ¥ÀÌÅÍ Ã³¸®¸¦ ÀåÁ¡À¸·Î ÃÊ°í¼Ó ¶ó¿ìÅÍ/½ºÀ§Ä¡ ½Ã½ºÅÛÀÇ µîÀåÀ» °¡´ÉÄÉ ÇÏ¿´´Ù. ±×·¯³ª ÀÌ ÁÖ¹®Çü ¹ÝµµÃ¼´Â ½ÃÀå ÁøÀÔ±îÁöÀÇ ±â°£ÀÌ ±æ´Ù´Â ´ÜÁ¡ÀÌ ÀÖ¾î, ¿äÁò°ú °°ÀÌ ±Þº¯Çϴ ȯ°æ¿¡¼ÀÇ ½ÃÀå ÀûÀÀ·ÂÀÌ ³·À» ¼ö ¹Û¿¡ ¾ø¾ú´Ù.
³×Æ®¿öÅ© ÇÁ·Î¼¼¼´Â ÀÌ·¯ÇÑ µÎ ¹æ½Ä¿¡¼ÀÇ ÀåÁ¡¸¸À» ¸ð¾Æ¼ ºü¸¥ ó¸® ´É·Â°ú º¯È ÀûÀÀ·ÂÀ» µ¿½Ã¿¡ ȹµæÇÏ°íÀÚ ÇÏ´Â µ¥ ¸ñÀûÀÌ ÀÖ´Ù. ±âÁ¸ÀÇ ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼¿Í ´Þ¸®, ³×Æ®¿öÅ© ÇÁ·Î¼¼¼´Â ÀϹÝÀûÀ¸·Î ³×Æ®¿öÅ© °ü·Ã ±â´É ¼öÇàÀ» À§ÇÑ ¸í·É¾î, ¿¬»ê±â¸¦ Æ÷ÇÔÇÏ°í ÀÖÀ¸¸ç, ¿ÜºÎ ÀÎÅÍ¡¦(»ý·«)
|
[1.] Douglas E. Comer, Network Systems Design Using Network Processors, Intel IXP version, Prentice Hall. [2.] Samir Palnitkar, ÀåÈÆ ¿Å±è, ¡°Verilog HDL, A Guide to Digital Design and Synthesis`, ¿µÇÑÃâÆÇ»ç 2002. [3.] ±è»óö, È«ÀÎÇ¥, ÀÌ¿ë¼®, `SMT ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼¿¡ ÀûÇÕÇÑ ALUÀÇ ¼³°è`, 2003 ´ëÇÑÀüÀÚ°øÇÐȸ ÇÏ°èÁ¾ÇÕÇмú´ëȸ ³í¹®Áý ¥², Á¦ 26±Ç Á¦1È£, pp.1383~1386 [4.] ÀÓÁ¤ºó, È«ÀÎÇ¥, ÀÌ¿ë¼®, `IPv4 ÆÐŶ ¶ó¿ìÆÿ¡ ÀûÇÕÇÑ SMT ¾ÆÅ°ÅØÃÄ °³¹ß`, 2003 ´ëÇÑÀüÀÚ°øÇÐȸ CAD ¹× VLSI ¼³°è ¿¬±¸È¸ SOC Design Conference, pp.596~601. [5.] ¸ÅÆ© °³½ºÆ®, À̽Âö,°¹Î¼® ¿ª, ¡°802.11 ¹«¼± ³×Æ®¿öÅ© ±¸Ãà °¡À̵塱, ÇѺû¹Ìµð¾î 2002.
|