|
| |
|
|
성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구
파일 
성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구.hwp
[Size :
179 Kbyte
]
성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구.hwp
[Size :
179 Kbyte
]
분량 126 Page
가격 3,000 원
×
링크 주소가 복사되었습니다.
링크 주소가 복사되었습니다.
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
자료설명
성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구에 대한 자료입니다.
성능을고려한로직에뮬
성능을고려한로직에뮬
목차/차례
요 약
2.1 MARS ..................................................... 20
2.2 Realizer ................................................. 21
2.3 Enterprise ............................................... 22
2.4 FPCB ..................................................... 24
2.5 COBRA .................................................... 25
3.1 에뮬레이션 보드 내의 FPGA 연결 구조 설계 ................. 31
제 1 장 서 론 ....................................................... 1
1.1 연구 배경 ................................................. 11.2 로직 에뮬레이터 ........................................... 3
1.3 로직 에뮬레이션의 장, 단점 ................................ 7
1.4 로직 에뮬레이터에 사용되는 칩 ............................ 14
1.5 연구 개요 및 구성 ........................................ 18
제 2 장 기존의 에뮬레이션 시스템 ................................... 202.1 MARS ..................................................... 20
2.2 Realizer ................................................. 21
2.3 Enterprise ............................................... 22
2.4 FPCB ..................................................... 24
2.5 COBRA .................................................... 25
2.6 AnyBoard ................................................. 26
2.7 Virtual Computer ......................................... 27
2.8 Splash2 .................................................. 29
제 3 장 에뮬레이터의 하드웨어 구조 설계 ............................ 303.1 에뮬레이션 보드 내의 FPGA 연결 구조 설계 ................. 31
3.2 에뮬레이션 보드 내의 FPGA 연결 구조 비교 ................. 36
3.3 에뮬레이션 보드간의 연결 구조 설계 ....................... 45
제 4 장 에뮬레이터의 컴파일러 개발 ................................. 53
4.1 FPGA 칩을 위한 분할 ...................................... 54
4.2 클러스터를 이용한 분할 방법 .............................. 58
4.3 Custom Board를 위한 성능을 고려한 분할 ................... 60
4.4 Custom Board를 위한 분할 실험 결과 ....................... 74
4.5 에뮬레이터를 위한 배선을 고려한 분할 ..................... 82
4.6 에뮬레이터를 위한 배선을 고려한 분할 실험 결과 ........... 91
제 5 장 에뮬레이션 실험 결과 ....................................... 93
5.1 로직 에뮬레이터의 구현 ................................... 93
5.2 여러 가지 Counter 들의 에뮬레이션 ....................... 102
5.3 CR8xxx 마이크로프로세서 에뮬레이션 ...................... 103
5.4 자동 영상 안정화 시스템 (AIS) 에뮬레이션 ................ 105
5.5 ADPCM 에뮬레이션 ........................................ 109
제 6 장 결 론 .................................................... 111
[참고문헌] ......................................................... 113
ABSTRACT ........................................................... 119
3.3 에뮬레이션 보드간의 연결 구조 설계 ....................... 45
제 4 장 에뮬레이터의 컴파일러 개발 ................................. 53
4.1 FPGA 칩을 위한 분할 ...................................... 54
4.2 클러스터를 이용한 분할 방법 .............................. 58
4.3 Custom Board를 위한 성능을 고려한 분할 ................... 60
4.4 Custom Board를 위한 분할 실험 결과 ....................... 74
4.5 에뮬레이터를 위한 배선을 고려한 분할 ..................... 82
4.6 에뮬레이터를 위한 배선을 고려한 분할 실험 결과 ........... 91
제 5 장 에뮬레이션 실험 결과 ....................................... 93
5.1 로직 에뮬레이터의 구현 ................................... 93
5.2 여러 가지 Counter 들의 에뮬레이션 ....................... 102
5.3 CR8xxx 마이크로프로세서 에뮬레이션 ...................... 103
5.4 자동 영상 안정화 시스템 (AIS) 에뮬레이션 ................ 105
5.5 ADPCM 에뮬레이션 ........................................ 109
제 6 장 결 론 .................................................... 111
[참고문헌] ......................................................... 113
ABSTRACT ........................................................... 119
본문/내용
제 1 장 서 론
최근에 집적회로 설계 및 공정 기술이 급격히 발달함에 따라 설계 시스템의 규모가 커지고 복잡해지는 추세이며, 시장에서의 경쟁은 더욱 치열해지므로 빠른 시간 내에 우수한 제품을 개발하지 않으면 경쟁력을 확보할 수 없다. 그러므로, 빠른 시간 내에 효율적으로 설계된 회로를 구현하고 검증하기 위한 로직 에뮬레이터 (logic emulator)의 필요성이 크게 증가하고 있다. 로직 에뮬레이터는 프로그램 가능한 칩들을 사용하여 설계된 회로를 쉽게 하드웨어로 구현할 수 있도록 개발된 시스템이다. 로직 에뮬레이터를 이용하면 설계 회로의 검증, 프로토타이핑 (prototyping) 등을 빠른 시간 내에 수행할 수 있는 장점이 있다. 이러한 장점으로 인하여 최근에는 여러 가지 DSP 시스템, CPU 등의 에뮬레이션 (emulation)을 성공적으로 수행하는 등 [1], 여러 분야에서 널리 사용되고 있으며 앞으로의 수요는 더욱 증가할 것으로 전망된다.
본 논문에서는 로직 에뮬레이션 시스템의 개발에 관하여 기술한다. 본 장에서는 로직 에뮬레이션의 특징 및 유용성에 대하여 먼저 기술하고, 기존에 개발된 여러 로직 에뮬레이션 시스템들에 대하여 소개한다.…
최근에 집적회로 설계 및 공정 기술이 급격히 발달함에 따라 설계 시스템의 규모가 커지고 복잡해지는 추세이며, 시장에서의 경쟁은 더욱 치열해지므로 빠른 시간 내에 우수한 제품을 개발하지 않으면 경쟁력을 확보할 수 없다. 그러므로, 빠른 시간 내에 효율적으로 설계된 회로를 구현하고 검증하기 위한 로직 에뮬레이터 (logic emulator)의 필요성이 크게 증가하고 있다. 로직 에뮬레이터는 프로그램 가능한 칩들을 사용하여 설계된 회로를 쉽게 하드웨어로 구현할 수 있도록 개발된 시스템이다. 로직 에뮬레이터를 이용하면 설계 회로의 검증, 프로토타이핑 (prototyping) 등을 빠른 시간 내에 수행할 수 있는 장점이 있다. 이러한 장점으로 인하여 최근에는 여러 가지 DSP 시스템, CPU 등의 에뮬레이션 (emulation)을 성공적으로 수행하는 등 [1], 여러 분야에서 널리 사용되고 있으며 앞으로의 수요는 더욱 증가할 것으로 전망된다.
본 논문에서는 로직 에뮬레이션 시스템의 개발에 관하여 기술한다. 본 장에서는 로직 에뮬레이션의 특징 및 유용성에 대하여 먼저 기술하고, 기존에 개발된 여러 로직 에뮬레이션 시스템들에 대하여 소개한다.…
참고문헌
[1] J. Gateley, M. Blatt et al., `UltraSPARCTM-I Emulation,` Proc. ACM/IEEE 32nd Design Automation Conference, pp. 13-18, 1995.
[2] Xilinx, Inc., The Programmable Gate Array Data Book, San Jose, 1995.
[3] S. D. Brown, R. J. Francis et al., Field-Programmable Gate Arrays, Kluwer Academic Publishers, 1992.
[4] M. Butts, J. Cong and S. Trimberger, `Architectures, CAD Algorithms, and Applications of SRAM-Based FPGAs,` Tutorial of the IEEE Int. Conf. on CAD, 1993.
[5] Quickturn, Inc., Introducing the System Realizer Modular Emulation System, 1995.
[6] Synopsys, Inc., The world`s Fastest Verification Technology, Verification seminar 자료, 1996.
[7] D. V. Bout, J. Morris et al., `Anyboard: An FPGA-based reconfigurable system,` IEEE Design & Test of Computers, pp. 21-30, Sep. 1992.
[8] J. M. Arnold, D. A. Buell and E. G. Davis, `SPLASH 2,` Proc. 4th Annual ACM Symp. on Parallel Algorithms and Architectures, pp. 316-322, 1992.
[9] M. Wazlowski, L. Agarwal et al., `PRISM-II Compiler and Architecture`, Proc. IEEE FPGAs for Custom Computing Machines, pp. 9-16, 1993.
[10] P. Chen and M. Schlag, `Architectural Tradeoffs in Field-Programmable-Device-Based Computing Systems,` Proc. IEEE FPGAs for Custom Computing Machines, pp. 152-161, April, 1993.
[11] PIE Design Systems, Int., Using MARSII for Logic Emulation, OHP 자료, 1993.
[12] S. Hauck, G. Borriello and C. Ebeling, `Mesh Routing Topologies for Multi-FPGA Systems,` Proc. IEEE Int. Conf. on Computer Design, pp. 170-177, 1994.
[13] C. K. Das and C. E. Stroud, `Multiple Fanout Static Routing Network for Field Programmable Printed Cuircuit Boards,` Proc. IEEE Int. ASIC Conference, pp. 25-28, 1995.
[14] H. Verheyen and G. Lara, `Rapid Prototyping Using System Emulation Technology for DSP Validation,` Proc. EDA&T `95, August, 1995.
[15] H. Hogl, A. Kugel et al., `Enable++: A Second Generation FPGA Processor,` Proc. IEEE FPGAs for Custom Computing Machines, pp. 45-53, 1996.
[16] J. M. Carrera, E. J. Martinez, `Architecture of a FPGA-based Coprocessor: the PAR-1,` Proc. IEEE FPGAs for Custom Computing Machines, pp. 20-29, 1996.
[17] J. Varghese, M. Butts and J. Batcheller, `An Efficient Logic Emulation System,` IEEE Trans. on VLSI Systems, VOL. 1, NO. 2, pp. 171-174, June 1993.
[18] R. Guo, H. Nguyen et al., `A 1024 Pin Universal Interconnect Array with Routing Architecture,` Proc. IEEE Custom Integrated Circuits Conference, P. 4.5, 1992.
[19] G. Koch, U. Kebschull and W. Rosenstiel, `System Validation by Source Level Emulation of Behavioral VHDL Specifications,` Proc. IEEE Rapid System Prototyping, pp. 210-216, 1995.
[20] H. Shin and C. Kim, “Performance-Oriented Technology Mapping for LUT-Based FPGAs,” IEEE Transactions on VLSI Systems, Vol. 3, No. 2, pp. 323-327, June 1995.
[21] J. Villasenor, C. Jones and B. Schoner, `Video Communications Using Rapid Reconfigurable Hardware,` IEEE Trans. on Circuit and Systems for Video Technology, Vol. 5, No. 6, pp. 565-567, Dec. 1995.
[22] M. Agarwala and P. T. Balsara, `An Architecture for a DSP Field-Programmable Gate Array,` IEEE Trans. on VLSI Systems, VOL. 3, NO. 1, pp. 136-141, Mar. 1995.
[23] E. V. Simoes and D. A. C. Barone, `A 145MHz User-Programmable Gate Array,` Proc. IEEE Rapid System Prototyping, pp. 226-232, 1995.
[24] J. Li and C. K. Cheng, `Routability Improvement Using Dynamic Interconnect Architecture,` Proc. IEEE FPGAs for Custom Computing Machines, pp. 61-66, 1996.
[25] W. K. Mak and D. F. Wong, `On Optimal Board-Level Routing for FPGA-based Logic Emulation`, Proc. ACM/IEEE 32nd Design Automation Conference, pp. 552-556, 1995.
[26] J. Babb, R. Tessier and A. Agarwal, `Virtual Wires: Overcoming Pin Limitations in FPGA-based Logic Emulators`, Proc. IEEE FPGA for Custom Computing Machines, pp. 142-151, 1993.
[27] R. Guo, H. Nguyen, `A Novel Reprogrammable Interconnect Architecture with Decoded RAM Storage`, Proc. IEEE Custom Integrated Circuits Conference, P. 9.5.1, 1994.
[28] C. Kim and H. Shin, `A Performance-Driven Logic Emulation System: FPGA Network Design and Performance-Driven Partitioning`, IEEE Transactions on CAD of ICAS, pp. 560-568, May 1996.
[29] S. Walters, `Computer-Aided Prototyping for ASIC-Based Systems,` IEEE Design & Test of Computers, pp. 4-10, June, 1991.
[30] L. A. Barroso, S. Iman, `RPM: A Rapid Prototyping Engin for Multiprocessor Systems,` IEEE Proceedings of Computer, pp. 26-34, Feb. 1995.
[31] G. Chartrand and L. Lesniak, Graphs & Digraphs, 2nd Ed., Wadsworth & Brooks/Cole Advanced Books & Software, 1986.
[32] S. Yong, C. Kim and H. Shin, `Design of a Multi-Board Logic Emulation System,` Proc. International conference on VLSI and CAD, pp.405-408, Oct, 1995.
[33] H. Shin and C. Kim, `A Simple Yet Effective Technique for Partitioning,` IEEE Trans. on VLSI Systems, VOL. 1, NO. 3, pp. 380-386, Sep. 1993.
[34] S. Trimberger, `A Reprogrammable Gate Array and Applications,` Proceedings of the IEEE, Vol. 81, No. 7, pp. 1030-1041, July 1993.
[35] C. M. Fiduccia and R. M. Mattheyses. `A Linear-Time Heuristic for Improving Network Partitions`, Proc. ACM/IEEE 19th Design Automation Conference, pp. 175-181, 1982.
[36] B. M. Kerninghan and S. Lin, `An Efficient Heuristic Procedure for Partitioning graph`, Bell system technical Journal, Vol 49, No 2, pp. 297-307, Feb. 1970.
[37] L. A. Sanchis, `Multiple-Way Network Partitioning,` IEEE Trans. on Computers. Vol. 38, No 1, Jan, 1989.
[38] C. W. Yeh and C. K. Cheng, `A General Purpose Multiple way Partitioning Algorithm`, Proc. 28th Design Automation Conference, pp. 421-426, 1991.
[39] C. W. Yei, C. K. Cheng and T. Y. Lin, `An Experimental Evaluation of Partitioning Algorithms,` Proc. IEEE Int. ASIC Conference, pp. 14-1, 1991.
[40] N. Kim, C. Kim and H. Shin, `An Improved Partitioning Method Using Cluster Refinement,` Proc. IEEE Asia Pacific Conf. on Circuits and Systems, to be published, 1996.
[41] Z. Hasan, D. Harrison and M. Ciesielski, `A Fast Partitioning Method for PLA-Based FPGAs,` IEEE Design & Test of Computers, pp. 34-39, Dec., 1992.
[42] R. Kuznar, F. Brglez and K. Kozminski, `Cost Minimization of Partitioning into Multiple Device,` Proc. ACM/IEEE 30th Design Automation Conference, pp. 315-320, 1993.
[43] M. Shih and E. S. Kuh, `Quadratic Boolean Programming for Performance-Driven System Partitioning,` Proc. ACM/IEEE 30th Design Automation Conference, pp. 761-765, 1993.
[44] R. Kuznar, F. Brglez and B. Zajc, `Multi-way Netlist Partitioning into Heterogeneous FPGAs and Minimization of Total Device Cost and Interconnect,` Proc. ACM/IEEE 31th Design Automation Conference, pp. 238-243, 1994.
[45] N.-C. Chou, L.-T. Liu, C.-K. Cheng, W.-J. Dai, and R. Lindelof, `Circuit Partitioning for Huge Logic Emulation Systems,` Proc. ACM/IEEE 31th Design Automation Conference, pp. 244-249, 1994.
[46] N.-S. Woo and Jaeseok Kim, `An Efficient Partitioning Circuits for Multiple-FPGA Implementation,` Proc. ACM/IEEE 30th Design Automation Conference, pp. 202-207, 1994.
[47] 김충희, 신현철, “여러 개의 FPGA 칩을 위한 대규모 회로의 분할,” 대한 전자공학회 논문지 제32권 A편 제4호, pp. 85-92, 1995.
[48] C. Kim, H. Shin and Y. Yu, `Performance-Driven Circuit Partitioning for Prototyping by Using Multiple FPGA Chips,` Proc. ASP-DAC`95, pp. 113-118, 1995.
[49] W. O. McDermith, `A Bottom-Up Approach to FPGA Partitioning`, Proc. IEEE Custom Intergrated Circuits Conference, pp. 5.4, 1992.
[50] W. E. Donath, Physical Design Automation of VLSI Systems, B. Preas and M. Lorenzett, ed. The Benjamin/Cummings Publisher Company, 1988.
[51] S. Kwon, H. Shin, `An Electronics Image Stabilizing System for Camcoders,` Proc. ITC-CSCC, July 1996.
[52] H. Nguyen, Y. Gressus and M. D`Hoe, `Application of Synthesis to support Hardware Emulation,` Proc. IEEE Rapid System Prototyping, 1996.
[53] M. R. Garey and D. S. Johnson, Computers and Intractability : A Guide to the Theory of NP-Completeness, Freeman, 1979.
[54] M. Wendling and W. Rosenstiel, `A Hardware Environment for Prototyping and Partitioning Based on Multiple FPGAs,` Proc. 2nd Euro-DAC, pp. 77-82, 1994.
[55] M. Butts, J. Batcheller and J. Varghese, `An Efficient Logic Emulation System,` Proc. IEEE Int. Conf. on Computer Design, pp. 138-141, Oct. 1992.
[56] T. Cormen, C. Leiserson and R. Rivest, Introduction to Algorithms, McGraw-Hill Book Company, New York, 1992.
[2] Xilinx, Inc., The Programmable Gate Array Data Book, San Jose, 1995.
[3] S. D. Brown, R. J. Francis et al., Field-Programmable Gate Arrays, Kluwer Academic Publishers, 1992.
[4] M. Butts, J. Cong and S. Trimberger, `Architectures, CAD Algorithms, and Applications of SRAM-Based FPGAs,` Tutorial of the IEEE Int. Conf. on CAD, 1993.
[5] Quickturn, Inc., Introducing the System Realizer Modular Emulation System, 1995.
[6] Synopsys, Inc., The world`s Fastest Verification Technology, Verification seminar 자료, 1996.
[7] D. V. Bout, J. Morris et al., `Anyboard: An FPGA-based reconfigurable system,` IEEE Design & Test of Computers, pp. 21-30, Sep. 1992.
[8] J. M. Arnold, D. A. Buell and E. G. Davis, `SPLASH 2,` Proc. 4th Annual ACM Symp. on Parallel Algorithms and Architectures, pp. 316-322, 1992.
[9] M. Wazlowski, L. Agarwal et al., `PRISM-II Compiler and Architecture`, Proc. IEEE FPGAs for Custom Computing Machines, pp. 9-16, 1993.
[10] P. Chen and M. Schlag, `Architectural Tradeoffs in Field-Programmable-Device-Based Computing Systems,` Proc. IEEE FPGAs for Custom Computing Machines, pp. 152-161, April, 1993.
[11] PIE Design Systems, Int., Using MARSII for Logic Emulation, OHP 자료, 1993.
[12] S. Hauck, G. Borriello and C. Ebeling, `Mesh Routing Topologies for Multi-FPGA Systems,` Proc. IEEE Int. Conf. on Computer Design, pp. 170-177, 1994.
[13] C. K. Das and C. E. Stroud, `Multiple Fanout Static Routing Network for Field Programmable Printed Cuircuit Boards,` Proc. IEEE Int. ASIC Conference, pp. 25-28, 1995.
[14] H. Verheyen and G. Lara, `Rapid Prototyping Using System Emulation Technology for DSP Validation,` Proc. EDA&T `95, August, 1995.
[15] H. Hogl, A. Kugel et al., `Enable++: A Second Generation FPGA Processor,` Proc. IEEE FPGAs for Custom Computing Machines, pp. 45-53, 1996.
[16] J. M. Carrera, E. J. Martinez, `Architecture of a FPGA-based Coprocessor: the PAR-1,` Proc. IEEE FPGAs for Custom Computing Machines, pp. 20-29, 1996.
[17] J. Varghese, M. Butts and J. Batcheller, `An Efficient Logic Emulation System,` IEEE Trans. on VLSI Systems, VOL. 1, NO. 2, pp. 171-174, June 1993.
[18] R. Guo, H. Nguyen et al., `A 1024 Pin Universal Interconnect Array with Routing Architecture,` Proc. IEEE Custom Integrated Circuits Conference, P. 4.5, 1992.
[19] G. Koch, U. Kebschull and W. Rosenstiel, `System Validation by Source Level Emulation of Behavioral VHDL Specifications,` Proc. IEEE Rapid System Prototyping, pp. 210-216, 1995.
[20] H. Shin and C. Kim, “Performance-Oriented Technology Mapping for LUT-Based FPGAs,” IEEE Transactions on VLSI Systems, Vol. 3, No. 2, pp. 323-327, June 1995.
[21] J. Villasenor, C. Jones and B. Schoner, `Video Communications Using Rapid Reconfigurable Hardware,` IEEE Trans. on Circuit and Systems for Video Technology, Vol. 5, No. 6, pp. 565-567, Dec. 1995.
[22] M. Agarwala and P. T. Balsara, `An Architecture for a DSP Field-Programmable Gate Array,` IEEE Trans. on VLSI Systems, VOL. 3, NO. 1, pp. 136-141, Mar. 1995.
[23] E. V. Simoes and D. A. C. Barone, `A 145MHz User-Programmable Gate Array,` Proc. IEEE Rapid System Prototyping, pp. 226-232, 1995.
[24] J. Li and C. K. Cheng, `Routability Improvement Using Dynamic Interconnect Architecture,` Proc. IEEE FPGAs for Custom Computing Machines, pp. 61-66, 1996.
[25] W. K. Mak and D. F. Wong, `On Optimal Board-Level Routing for FPGA-based Logic Emulation`, Proc. ACM/IEEE 32nd Design Automation Conference, pp. 552-556, 1995.
[26] J. Babb, R. Tessier and A. Agarwal, `Virtual Wires: Overcoming Pin Limitations in FPGA-based Logic Emulators`, Proc. IEEE FPGA for Custom Computing Machines, pp. 142-151, 1993.
[27] R. Guo, H. Nguyen, `A Novel Reprogrammable Interconnect Architecture with Decoded RAM Storage`, Proc. IEEE Custom Integrated Circuits Conference, P. 9.5.1, 1994.
[28] C. Kim and H. Shin, `A Performance-Driven Logic Emulation System: FPGA Network Design and Performance-Driven Partitioning`, IEEE Transactions on CAD of ICAS, pp. 560-568, May 1996.
[29] S. Walters, `Computer-Aided Prototyping for ASIC-Based Systems,` IEEE Design & Test of Computers, pp. 4-10, June, 1991.
[30] L. A. Barroso, S. Iman, `RPM: A Rapid Prototyping Engin for Multiprocessor Systems,` IEEE Proceedings of Computer, pp. 26-34, Feb. 1995.
[31] G. Chartrand and L. Lesniak, Graphs & Digraphs, 2nd Ed., Wadsworth & Brooks/Cole Advanced Books & Software, 1986.
[32] S. Yong, C. Kim and H. Shin, `Design of a Multi-Board Logic Emulation System,` Proc. International conference on VLSI and CAD, pp.405-408, Oct, 1995.
[33] H. Shin and C. Kim, `A Simple Yet Effective Technique for Partitioning,` IEEE Trans. on VLSI Systems, VOL. 1, NO. 3, pp. 380-386, Sep. 1993.
[34] S. Trimberger, `A Reprogrammable Gate Array and Applications,` Proceedings of the IEEE, Vol. 81, No. 7, pp. 1030-1041, July 1993.
[35] C. M. Fiduccia and R. M. Mattheyses. `A Linear-Time Heuristic for Improving Network Partitions`, Proc. ACM/IEEE 19th Design Automation Conference, pp. 175-181, 1982.
[36] B. M. Kerninghan and S. Lin, `An Efficient Heuristic Procedure for Partitioning graph`, Bell system technical Journal, Vol 49, No 2, pp. 297-307, Feb. 1970.
[37] L. A. Sanchis, `Multiple-Way Network Partitioning,` IEEE Trans. on Computers. Vol. 38, No 1, Jan, 1989.
[38] C. W. Yeh and C. K. Cheng, `A General Purpose Multiple way Partitioning Algorithm`, Proc. 28th Design Automation Conference, pp. 421-426, 1991.
[39] C. W. Yei, C. K. Cheng and T. Y. Lin, `An Experimental Evaluation of Partitioning Algorithms,` Proc. IEEE Int. ASIC Conference, pp. 14-1, 1991.
[40] N. Kim, C. Kim and H. Shin, `An Improved Partitioning Method Using Cluster Refinement,` Proc. IEEE Asia Pacific Conf. on Circuits and Systems, to be published, 1996.
[41] Z. Hasan, D. Harrison and M. Ciesielski, `A Fast Partitioning Method for PLA-Based FPGAs,` IEEE Design & Test of Computers, pp. 34-39, Dec., 1992.
[42] R. Kuznar, F. Brglez and K. Kozminski, `Cost Minimization of Partitioning into Multiple Device,` Proc. ACM/IEEE 30th Design Automation Conference, pp. 315-320, 1993.
[43] M. Shih and E. S. Kuh, `Quadratic Boolean Programming for Performance-Driven System Partitioning,` Proc. ACM/IEEE 30th Design Automation Conference, pp. 761-765, 1993.
[44] R. Kuznar, F. Brglez and B. Zajc, `Multi-way Netlist Partitioning into Heterogeneous FPGAs and Minimization of Total Device Cost and Interconnect,` Proc. ACM/IEEE 31th Design Automation Conference, pp. 238-243, 1994.
[45] N.-C. Chou, L.-T. Liu, C.-K. Cheng, W.-J. Dai, and R. Lindelof, `Circuit Partitioning for Huge Logic Emulation Systems,` Proc. ACM/IEEE 31th Design Automation Conference, pp. 244-249, 1994.
[46] N.-S. Woo and Jaeseok Kim, `An Efficient Partitioning Circuits for Multiple-FPGA Implementation,` Proc. ACM/IEEE 30th Design Automation Conference, pp. 202-207, 1994.
[47] 김충희, 신현철, “여러 개의 FPGA 칩을 위한 대규모 회로의 분할,” 대한 전자공학회 논문지 제32권 A편 제4호, pp. 85-92, 1995.
[48] C. Kim, H. Shin and Y. Yu, `Performance-Driven Circuit Partitioning for Prototyping by Using Multiple FPGA Chips,` Proc. ASP-DAC`95, pp. 113-118, 1995.
[49] W. O. McDermith, `A Bottom-Up Approach to FPGA Partitioning`, Proc. IEEE Custom Intergrated Circuits Conference, pp. 5.4, 1992.
[50] W. E. Donath, Physical Design Automation of VLSI Systems, B. Preas and M. Lorenzett, ed. The Benjamin/Cummings Publisher Company, 1988.
[51] S. Kwon, H. Shin, `An Electronics Image Stabilizing System for Camcoders,` Proc. ITC-CSCC, July 1996.
[52] H. Nguyen, Y. Gressus and M. D`Hoe, `Application of Synthesis to support Hardware Emulation,` Proc. IEEE Rapid System Prototyping, 1996.
[53] M. R. Garey and D. S. Johnson, Computers and Intractability : A Guide to the Theory of NP-Completeness, Freeman, 1979.
[54] M. Wendling and W. Rosenstiel, `A Hardware Environment for Prototyping and Partitioning Based on Multiple FPGAs,` Proc. 2nd Euro-DAC, pp. 77-82, 1994.
[55] M. Butts, J. Batcheller and J. Varghese, `An Efficient Logic Emulation System,` Proc. IEEE Int. Conf. on Computer Design, pp. 138-141, Oct. 1992.
[56] T. Cormen, C. Leiserson and R. Rivest, Introduction to Algorithms, McGraw-Hill Book Company, New York, 1992.
| 📝 Regist Info |
|
I D : mina******* Date : 2014-10-31 FileNo : 16158018 |
Cart  | |
| |