|
| |
|
|
VHDL설계를 이용한 디지털 논리
파일 
VHDL설계를 이용한 디지털 논리.hwp
[Size :
679 Kbyte
]
VHDL설계를 이용한 디지털 논리.hwp
[Size :
679 Kbyte
]
분량 6 Page
가격 1,000 원
×
링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
자료설명
VHDL설계를 이용한 디지털 논리에 대한 글입니다.
VHDL설계를이용한디지털논리_교보문고_3장연습문제
VHDL설계를이용한디지털논리_교보문고_3장연습문제
본문/내용
(a) 그림 p3.2에 있는 회로가 그림 p3.1의 그림과 기능적으로 등가임을 보여라.
그림3.1와3.2의 진리표을 비교해서 서로 등가임을 알아보면 그림3.1의 논리식은 f = X1X2X3 + X1X2X3 + X1X2X3 + X1X2X3 이고 진리표는 표3.1과 같다 그리고 3.2의 논리식은 g = X1(X2X3+X2X3) + X1(X2X3+X2X3)이고 진리표는 표3.2와 같다 두 개의 진리표를 비교하면 등가임을 알수있다,
(b)이CMOS 회로를 구성하는데 몇 개의 트랜지스터가 필요한가?
먼저 멀티플렉스를 => 3상태버퍼를응용하여 =>
3상태버퍼를 CMOS 회로로구현하면다음과같다.그러므로 멀티플렉스1개의 트랜지스터는 4개+NOT(6+6+2개)=18개이다.그리고 회로의 트랜지스터는 18개멀티플렉스(3)+NOT(2)=56개의(NMOS:28개.PMOS:28개) 트랜지스터가있다.
3.6(a)그림 p3.4의 CMOS회로에 대하여 진리표를 작성하라.
|
저작권정보
 |
|
*위 정보 및 게시물 내용의 진실성에 대하여 회사는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해신고 를 이용해 주시기 바랍니다.
|
| 📝 Regist Info |
|
I D : yjun****** Date : 2014-10-11 FileNo : 16143836 |
Cart  | |
| |