Network synthesis(회로망 합성)

Network synthesis란 어떤 설계명세조건이 주어졌을 때 거기에 적합한 회로망 함수를 근사법등을 이용하여 얻은 후 그 함수를 실현하는 과정을 말한다. □ 구동점 함수의 합성 종래에는 구동점 함수 합성은 양실함수의 성질을 완전히 결정한 다음 저항, 인덕터 및 커패시터가 들어있는 RLC 회로망의 합성으로부터 시작하는 순서였다. 그런데 실용적인 것은 RLC 구동점 회로망이 아니고 2가지 종류의 소자로 된 구동점 회로망이다. RLC중에서 2가지 소자로 구성되는 회로는 3가지, 즉 LC, RC, RL이 있는데 RL회로망은 별로 용도가 없고 또 성질과 합성법이 RC 회로망의 경우와 흡사하다. LC 구동점 함수 합성법은 전달함수를 합성할 때 아주 중요한 역할을 한다. 그 이유는 2단자쌍 회로망이 대부분의 경우 LC 소자로 구성되는데 그것을 합성할 때 2단자쌍 파라미터중 어느 구동점 함수를 기초로 한다.