전류계와 전압계의 사용법

1. 목적
①저항 R1, R2, ····의 직,병렬 합성 저항 Rr가 Rr=R1+Rr2+R3+····로 주어지는 것을 실험적으로 증명한다. 여기서 Rr2는 R1과 R3사이에 직렬로 연결된 병렬저항회로의 전체 저항이다.
②병렬회로에서 각 브랜치(branch)회로에 걸린 전압은 전체 병렬회로의 두 단자에 걸린 전압과 일치함을 증명한다.
③폐회로에서 저항에 걸린 전압의 총합이 인가전압과 같음을 실험적으로 증명한다(KVL)
④회로 내의 한 점으로 흘러 들어오는 전류의 합계는 그 점을 통하여 흘러나가는 전류의 총합과 같음을 증명한다. (KCL)

2. 이론

①직∙병렬 회로
그림 2-1(a)에서 R1은 점 B와 D 사이에서의 병렬회로와 직렬로 되어 있고, R3와도 직렬이다. 점B와 D사이의 병렬회로는 그 전체 저항이 Rr2로 그림 2-1(b)와 같이 볼 수 있다. 따라서 그림 2-1(b)의 점 A와 E사이의 전체 합성저항은 그림 2-1(a)의 점 A와 E사이의 전체 합성 저항과 같다. 고로 직∙병렬회로의 전체 합성저항을 구하는데는 병렬회로를 그 등가 합성 저항으로 만 들어 생각하면 된다. 그림 2-1(a)의 경우 점 A와 E사이의 전체 합성 저항은
…(생략)