[자연과학] 전기전자 실험 - 선형 연산 증폭기 회로

선형 연산 증폭기 회로 실험 순서 1. 반전 증폭기 a. 그림 29-5의 증폭기 회로에 대한 전압이득을 계산하라. Vo/Vi(계산값)=-5 b. 그림 29-5의 회로를 구성하라. 입력 Vi에 실효전압 1V를 인가하라. DMM을 사용하여 출력전압을 측정한 다음을 기록하라. Vo(측정값)=5.12V 측정값을 이용하여 전압이득을 계산하라. Av=-5.12 c. Ri를 100kΩ으로 바꾼 다음 Vo/Vi를 계산하라. Vo/Vi(계산값)=-1 입력 Vi가 실효전압 1V일 때 Vofmf 측정하여 기록하라. Vo(측정값)=1.02 Av를 계산하라. Av=-1.02 d. 오실로스코프를 사용하여 입력파형과 출력파형을 관측하고, 이를 그림 29-6에 스케치하라. 2. 비반전 증폭기 a. 그림 29-7의 비반전 증폭기에 대한 전압이득을 계산하라. Av(계산값)=6 b. 그림 29-7의 회로를 구성하고, 입력 Vi에 실효전압 1V(f=1kHz)를 인가하라. DMM을 사용하여 출력전압을 측정한 다음 기록하라. Vo(측정값)=5.94V 측정된 전압을 이용하여 회로의 전압이득을 계산하라. Vo/Vi= c. Ri를 100kΩ으로 바꾼 다음 순서 2(a)와 2(b)를 반복하라. Av(계산값)= Vo(측정값)=2.04V Vo/Vi= 전압이득의 계산값을 측정값과 비교하라. 3. 단위이득 플로어(unity-gain follower) a. 그림 29-9의 회로를 구성하고, 입력 Vi에 실효전압 2V를 인가하라. DMM으로 출력전압을 기록하라. Vi(측정값)=2.01V Vo(측정값)=2.01V 회로의 전압이득, Vo/Vi를 이론에 의한 값, 즉 단위이득(1)과 비교하라. 다시 말해 회로의 전압이득이 정말로 1인가 4. 가산 증폭기(Summing amplifier) a. 입력이 V1=V2=1V(실효전압)일 때 그림 29-10의 회로에 대한 출력전압을 계산하라.(그림 29-4를 보라.) Vo(계산값)=6V b. 그림 29-10의 …
…