[전자공학과] VHDL[VHSIC HardwareDe스크립트ion Language]에 대하여

VHDL에 대하여 (VHSIC HardwareDe스크립트ion Language) - 목차 1. VHDL의 뜻 2. VHDL이 만들어진 배경 3. VHDL의 장점 4. VHDL의 단점 5. 하드웨어 디자인과 프로그래밍 언어적 디자인 6. 제품제작에 VHDL이 쓰이는 과정 7. VDHL의 규칙 8. VDHL용어의 정의와 표현 9. VHDL 예약어 / 키워드 10. VHDL 주석 11. VDHL 식별어 12. VDHL 기본구성과 표현 13. 마치며.. 1. VHDL의 뜻 VHDL(VHSIC Hardware De스크립트ion Language)는 원래 미국 국방부에서 주문형 집적회로(ASIC)의 문서화에 사용하기 위해 만든 언어였다. 즉, 복잡한 매뉴얼로 회로의 동작 내용을 설명하는 대신, 회로의 동작 내용을 문서화하여 설명하기 위해 개발했다. 그러나 이런 문서를 회로 디자인 과정에서 시뮬레이션에 사용하게 되었고, VHDL 파일을 읽어 들여서 논리 합성을 한 다음 실제 회로 형태를 출력하는 기능을 덧붙이게 되었다. 오늘날에는 컴퓨터 시스템의 설계ㆍ제조, 우주항공, 통신, CAD 툴을 개발, IC모델의 개발 등에 쓰여 높은 생산성을 제공하고 있다. VHDL은 Ada 프로그래밍 언어의 부분집합에 디지털 회로에 필수적인 시간 개념을 추가하는 방식으로 만들어졌으나, IEEE 표준화 작업을 거치면서 오늘날과 같은 형태와 문법을 가지게 되었다. 2. VHDL이 만들어진 배경 VHDL은 80년대 초 미 국방성(DoD; Department of Depense)의 요구에 따라 연구되기 시작하여 1987년 12월에 IEEE 1076 표준안으로 발표되어 1992년에 표준화 되었다. 미 국방성에서 하드웨어 기술 언어를 개발하고 표준화하여야 할 필요성을 느끼기 시작한 것은 무기 체제에 채용되는 전…
VHDL은 80년대 초 미 국방성(DoD; Department of Depense)의 요구에 따라 연구되기 시작…