올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
로그인  회원가입

파트너스

자료등록
 

다시받기

장바구니

코인충전

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (1 페이지)
    1

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (2 페이지)
    2

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (3 페이지)
    3

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (4 페이지)
    4

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (5 페이지)
    5

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (6 페이지)
    6


  • 본 문서의
    미리보기는
    6 Pg 까지만
    가능합니다.
클릭 : 크게보기
  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (1 페이지)
    1

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (2 페이지)
    2

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (3 페이지)
    3

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (4 페이지)
    4

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (5 페이지)
    5

  • [공학][디지털 회로설계] 4-Bit D Flip Flop 설계 (6 페이지)
    6



  • 본 문서의
    (큰 이미지)
    미리보기는
    6 Page 까지만
    가능합니다.
  더블클릭 : 닫기
X 닫기
좌우이동 : 드래그

[공학][디지털 회로설계] 4-Bit D Flip Flop 설계

인쇄
바로가기
즐겨찾기 키보드를 눌러주세요
( Ctrl + D )
링크복사 링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
( Ctrl + V )
공유
파일  [공학][디지털 회로설계] 4-Bit D Flip Flop 설계.hwp   [Size : 117 Kbyte ]
분량   6 Page
가격  1,500


카트
다운받기
카카오 ID로
다운 받기
구글 ID로
다운 받기
페이스북 ID로
다운 받기
뒤로

목차/차례

  1. 디지털 회로설계
  2. 1. 제목 : 4-Bit D Flip Flop 설계
  3. 2. 개요 :
  4. 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.
  5. 2) 방법 :
  6. `1-bit flip flop`
  7. (1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
  8. (2) 위와 동일한 입출력을 가진 1 bit D F/F을 logic gate로 설계한다.
  9. (3) 둘의 설계 과정과 결과를 비교해 본다.
  10. `4-bit flip flop`
  11. (4) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit a...

본문/내용

디지털 회로설계
1. 제목 : 4-Bit D Flip Flop 설계
2. 개요 :

1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.

2) 방법 :
`1-bit flip flop`
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) 위와 동일한 입출력을 가진 1 bit D F/F을 logic gate로 설계한다.
(3) 둘의 설계 과정과 결과를 비교해 본다.
`4-bit flip flop`

(4) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit adder을 1bit adder 4개를 통해 설계한다.
(6) 설계한 4-bit full adder를 임의의 x, y 값을 입력하여 waveform을 출력한다.
3. 이론

(1) Half Adder

(2) Full Adder

4. 설계과정

- 4-bit full adder의 truth table


5. VHDL Code
`1-bit adder`

library ieee;

6. 결과 및 분석
`1bit full adder의 waveform simulation`

1 bit full adder는 다음과 같은 wave…



📝 Regist Info
I D : leew*****
Date : 2013-07-22
FileNo : 11077509

Cart