[공학][디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register

디지털 시스템 설계 및 실험 결과보고서

실험제목
Latch, Flip-Flop, Shift Register
실험목표
1. SR NOR latch
2. Gated D latch(based on an SR NOR latch)
3. (Masterslave pulse-triggered) D flip-flop (with reset)
4. 4-bit shift register(using 4 D flip-flops)
실험결과
1. SR NOR latch

코딩

module (S,R,Q,Q_);
input S,R;
output Q,Q_;

nor (Q,R,Q_);
nor (Q_,S,Q);

endmodule

시뮬레이션
S가 1일 때 Q는1 R이 1일 때는 Q_는 0 S,R이 0일 때 불변 S,R이 1일 때는 정의되지 않아 시뮬레이션 하지 않았다.

2. Gated D latch(based on an SR NOR latch)

코딩
module dl(D,C,Q,Q_);
input D,C;
output Q,Q_;
wire S,R;
wire ND;
not (ND,D);
and (R,ND,C);
and (S,D,C);

SR SR1 (S,R,Q,Q_);

endmodule

시뮬레이션

C가 1일 될 때 D의 내용이 출력되며 C가 0일 때는 출력값이 변하지 않는다.

3. (Master&slave pulse-triggered) D flip-flop (with reset)

코딩

module dppr(D,C,R,Q,Q_);
input D,C,R;
output Q,Q_;
wire Q1,Q1_;

dl dl1 (AD,NC,Q1,Q1_);
dl dl2 (Q1,C,Q,Q_);

wire NR;
…