|
| |
|
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (1 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_01_.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (1 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (2 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_02_.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (2 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (3 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_03_.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (3 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (4 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_04_.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (4 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (5 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_05_.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (5 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (6 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_06_.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (6 페이지)")
|
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (1 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_01.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (1 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (2 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_02.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (2 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (3 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_03.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (3 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (4 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_04.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (4 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (5 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_05.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (5 페이지)")
![[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (6 페이지)](/View/[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론_hwp_06.gif "[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 (6 페이지)")
[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론
파일 
[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론.hwp
[Size :
99 Kbyte
]
[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론.hwp
[Size :
99 Kbyte
]
분량 6 Page
가격 1,500 원
×
링크 주소가 복사되었습니다.
링크 주소가 복사되었습니다.
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
본문/내용
D 플립플롭을 사용하여 10진수 카운트 설계 이론
기본이론
플립플롭 이란
- 플립플롭은 2진 부호 0또는 1을 기억하는 최소 기억 소자이다.
플립플롭은 입력 신호를 변경하지 않는다면 일단 기억된 정보는 계속
유지된다.
- 입력 신호 외에 출력에 영향을 주는 클록(Clock) 펄스의 유무에 따라
비동기식 플립플롭과 동기식 플립플롭으로 구분된다.
D 플립플롭 이란
- 입력 신호 D가 출력 신호 Q에 그대로 전달되고
Q`는 Q값의 반대로 출력되는 특성을 가지고 있는 플립플롭이다.
- 클록 펄스가 0이면 High impedance가 되어 전체가 동작 불능이 되고
클록 펄스가 1인 상태에서 동작한다.
D 플립플롭(NAND 게이트형)
회로도
블록도
특성표
입력
출력
CP
D
Q
Q`
0
X
X
X
1
0
0
1
1
1
1
0
D 플립플롭의
파형도
10진수 카운트 설계 이론
위해 11진수의 마지막인 ‘1xxx’에서 비동기시 Nand gate를 사용한다.
기본이론
플립플롭 이란
- 플립플롭은 2진 부호 0또는 1을 기억하는 최소 기억 소자이다.
플립플롭은 입력 신호를 변경하지 않는다면 일단 기억된 정보는 계속
유지된다.
- 입력 신호 외에 출력에 영향을 주는 클록(Clock) 펄스의 유무에 따라
비동기식 플립플롭과 동기식 플립플롭으로 구분된다.
D 플립플롭 이란
- 입력 신호 D가 출력 신호 Q에 그대로 전달되고
Q`는 Q값의 반대로 출력되는 특성을 가지고 있는 플립플롭이다.
- 클록 펄스가 0이면 High impedance가 되어 전체가 동작 불능이 되고
클록 펄스가 1인 상태에서 동작한다.
D 플립플롭(NAND 게이트형)
회로도
블록도
특성표
입력
출력
CP
D
Q
Q`
0
X
X
X
1
0
0
1
1
1
1
0
D 플립플롭의
파형도
10진수 카운트 설계 이론
1. D 플립플롭 4개를 사용하여 4bit 16진수 카운트를 설계한다,
(회로도 2-1참고)2. 16진수 카운트는 2진수 ‘0000’에서 ‘1111’까지 설계되어 있다.
이 설계를 10진수 카운트인 2진수 ‘0000’에서 ‘1001’까지 설계하기위해 11진수의 마지막인 ‘1xxx’에서 비동기시 Nand gate를 사용한다.
3. Nand gate는 두 입력이 ‘1’과 ‘1’일때만 출력값이 ‘0’이되고, 다른
입력엔 출력이 무조…| 📝 Regist Info |
|
I D : leew***** Date : 2013-07-22 FileNo : 11077501 |
Cart  | |
| |